发明名称 | 非易失性半导体存储装置 | ||
摘要 | 不用冗余单元阵列也可以进行整体写入/擦除试验的非易失性半导体存储装置,具有存储单元阵列、行译码器和列译码器、读出放大器电路、驱动电压产生电路、和对驱动电压驱动的信号线的电位进行检测,检测含有不合格存储单元的块,并暂时进行存储的不合格块检测电路。不合格块检测电路在整体擦除或整体写入的测试控制顺序的初期被激活化,控制电路根据不合格块检测电路的检测输出,对供往不合格存储单元的驱动电压供给的停止进行控制。 | ||
申请公布号 | CN1163908C | 申请公布日期 | 2004.08.25 |
申请号 | CN00126945.3 | 申请日期 | 2000.09.08 |
申请人 | 株式会社东芝 | 发明人 | 中井弘人 |
分类号 | G11C16/06;H01L27/10 | 主分类号 | G11C16/06 |
代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王永刚 |
主权项 | 1.一种非易失性半导体存储装置,其特征是具备:把电可改写非易失性存储单元排列起来构成的存储单元阵列;与所述存储单元阵列连接的、进行该存储单元阵列的存储单元选择的译码电路;与所述存储单元阵列连接的、读出上述存储单元阵列的读出数据以及锁存写入数据的读出放大器电路;根据数据的写入和擦除产生升压后的驱动电压的驱动电压产生电路;与所述驱动电压产生电路连接的不合格块检测电路,采用对从该驱动电压产生电路产生的驱动电压驱动的至少一条信号线的电位进行检测的办法,检测含有上述存储单元阵列的不合格存储单元的块并进行暂时存储;通过所述不合格块检测电路和所述译码电路与所述存储单元阵列连接的测试控制电路,对用上述存储单元阵列的擦除单位进行的整体擦除或用写入单位进行的整体写入的测试进行控制,在整体擦除或整体写入的测试时,根据上述不合格块检测电路的检测输出,对停止向不合格存储单元供给驱动电压进行控制。 | ||
地址 | 日本神奈川县 |