| 主权项 |
1.一种叠堆闸快闪细胞元结构,至少包含:一种第一导电型的一个半导体基板;一个细胞元区至少包含一个闸区形成于该半导体基板之上,其中上述之闸区形成于一个共源区及一个共汲区之间系藉由一个第一罩幕光阻步骤来定义;该共源区至少包含一个共源扩散区形成于该半导体基板的一个第一表面部份、一个回蚀平面化二氧化矽层置于一个穿透介电层的一个第一表面部份之上再形成于该共源扩散区之上、及一对延伸漂浮闸垫层形成于该回蚀平面化二氧化矽层的第一侧边部份之上;该共汲区至少包含一个共汲扩散区形成于该半导体基板的一个第二表面部份、该回蚀平面化二氧化矽层置于该穿透介电层的一个第二表面部份之上再形成于该共汲扩散区之上、及该对延伸漂浮闸垫层形成于该回蚀平面化二氧化矽的第二侧边部份之上;该闸区至少包含一个主漂浮闸形成于该穿透介电层的一个第三部份之上,其中上述之主漂浮闸系与相邻两个延伸漂浮闸垫层积体化连结以形成一个积体化漂浮闸;一个字线置于一个闸间介电层之上再形成于该积体化漂浮闸及位于该积体化漂浮闸之外的该回蚀平面化二氧化矽层之上,其中上述之字线、该闸间介电层、及该积体化漂浮闸系藉由一个第二罩幕光阻步骤来同时成形及蚀刻;以及一个细胞元隔离区形成于该字线之外且位于该共源区及该共汲区之间的该半导体基板之每一个侧边表面部份。2.如申请专利范围第1项所述之叠堆闸快闪细胞元结构,其中上述之共源扩散区至少包含一种第二导电型的一个高掺杂共源扩散区或一种第二导电型的一个浅高掺杂共源扩散区形成于该第二导电型的一个淡掺杂共源扩散区之内。3.如申请专利范围第1项所述之叠堆闸快闪细胞元结构,其中上述之共汲扩散区至少包含一种第二导电型的一个浅高掺杂共汲扩散区形成于该第二导电型的一个淡掺杂共汲扩散区之内或一种第二导电型的一个高掺杂共汲扩散区。4.如申请专利范围第1项所述之叠堆闸快闪细胞元结构,其中上述之共汲扩散区至少包含一种第二导电型的一个浅高掺杂共汲扩散区形成于该第一导电型的一个中度掺杂共汲扩散区之内。5.如申请专利范围第1项所述之叠堆闸快闪细胞元结构,其中上述之第一导电型的一个离子布植区至少包含一个浅离子布植区以作为临界电压的调整及一个深离子布植区以形成一个抵穿禁止区系形成于该主漂浮闸之下的该半导体基板之一个中间表面部份且系位于形成于该闸区的侧边墙之上的一对侧边墙介电垫层之间。6.如申请专利范围第1项所述之叠堆闸快闪细胞元结构,其中上述之细胞元隔离区至少包含该第一导电型的一个隔离布植区或一个浅凹槽隔离区。7.如申请专利范围第1项所述之叠堆闸快闪细胞元结构,其中上述之字线至少包含一个金属层置于一个障碍金属层之上再形成于一个掺杂复晶矽或掺杂非晶矽之上或一个矽化钨(WSi2)层形成于一个掺杂复晶矽或掺杂非晶矽层之上。8.一种叠堆闸快闪细胞元结构,至少包含:一种第一导电型的一个半导体基板;一个细胞元区至少包含一个闸区形成于该半导体基板之上,其中上述之闸区形成于一个共源区及一个共汲区之间系藉由一个第一罩幕光阻步骤来定义;该共源区至少包含一种第二导电型的一个共源扩散区形成于该半导体基板的一个第一表面部份、一个回蚀平面化二氧化矽层置于一个穿透介电层的一个第一表面部份之上再形成于该共源扩散区之上、及一对延伸漂浮闸垫层形成于该回蚀平面化二氧化矽的第一侧边墙部份之上;该共汲区至少包含一个共汲扩散区形成于该半导体基板的一个第二表面部份、该回蚀平面化二氧化矽层置于该穿透介电层的一个第二表面部份之上再形成于该共汲扩散区之上、及该对延伸漂浮闸垫层形成于该回蚀平面化二氧化矽层的第二侧边部份之上;该闸区至少包含一个主漂浮闸形成于该穿透介电层的一个第三部份之上,其中上述之主漂浮闸系与相邻两个延伸漂浮闸垫层积体化连结以形成一个积体化漂浮闸;一个字线置于一个闸间介电层之上再形成于该积体化漂浮闸及该积体化漂浮闸之外的该回蚀平面化二氧化矽层之上,其中上述之字线、该闸间介电层、及该积体化漂浮闸系藉由一个第二罩幕光阻步骤来同时成形及蚀刻;以及一个细胞元隔离区形成于该字线之外且位于该共源区及该共汲区之间的该半导体基板之每一个侧边表面部份。9.如申请专利范围第8项所述之叠堆闸快闪细胞元结构,其中上述之共汲扩散区至少包含该第二导电型的一个高掺杂共汲扩散区或该第二导电型的一个浅高掺杂共汲扩散区形成于该第二导电型的一个淡掺杂共汲扩散区之内。10.如申请专利范围第8项所述之叠堆闸快闪细胞元结构,其中上述之共汲扩散区至少包含该第二导电型的一个高掺杂共汲扩散区形成于该第一导电型的一个中度掺杂共汲扩散区之内。11.如申请专利范围第8项所述之叠堆闸快闪细胞元结构,其中上述之字线至少包含一个金属层置于一个障碍金属层之上再形成于一个掺杂复晶矽或掺杂非晶矽层之上或一个矽化钨(WSi2)层形成于一个掺杂复晶矽或掺杂非晶矽层之上。12.如申请专利范图第8项所述之叠堆闸快闪细胞元结构,其中上述之第一导电型的一个离子布植区至少包含一个浅离子布植区以作为临界电压的调整及一个深离子布植区以形成一个抵穿禁止区系形成于该主漂浮闸之下的该半导体基板之一个中间表面部份且位于形成于该闸区的侧边墙之上的一对侧边墙介电垫层之间。13.一种无接点快闪记忆阵列,至少包含:一种第一导电型的一个半导体基板;复数闸区交变地形成于该半导体基板之上,其中上述之复数闸区的每一个形成于一个共源区及一个共汲区之间系藉由一个第一罩幕光阻步骤来定义;该共源区至少包含一个共源扩散区形成于该半导体基板的一个第一表面部份以作为一个共源埋层扩散位元线、一个回蚀平面化二氧化矽层置于一个穿透介电层的一个第一部份之上再形成于该共源扩散区之上、及复数偶对延伸漂浮闸垫层形成于该凹蚀平面化二氧化矽层的第一侧边部份之上;该共汲区至少包含一个共汲扩散区形成于该半导体基板的一个第二表面部份以作为一个共汲埋层扩散位元线、该回蚀平面化二氧化矽层置于该穿透介电层的一个第二部份之上再形成于该共汲扩散区之上、及该复数偶对延伸漂浮闸垫层形成于该回蚀平面化二氧化矽层的第二侧边部份之上;该复数闸区的每一个至少包含复数主漂浮闸形成于该穿透介电层的一个第三部份之上,其中上述之复数主漂浮闸的每一个系与相邻两个延伸漂浮闸垫层积体化连结以形成一个积体化漂浮闸;复数字线置于复数闸间介电层之上再形成于由该积体化漂浮闸及位于相邻积体化漂浮闸之间的该回蚀平面化二氧化矽层所交变地组成的一个表面之上,其中上述之复数字线、该复数闸间介电层、及该积体化漂浮闸系藉由一个第二罩幕光阻步骤来同时成形及蚀刻;以及复数细胞元隔离区形成于该复数字线之外且位于该共源区及该共汲区之间的该半导体基板之表面部份。14.如申请专利范围第13项所述之无接点快闪记忆阵列,其中上述之共源扩散区至少包含一种第二导电型的一个高掺杂共源扩散区或一种第二导电型的浅高掺杂共源扩散区形成于该第二导电型的一个淡掺杂共源扩散区之内。15.如申请专利范围第13项所述之无接点快闪记忆阵列,其中上述之共汲扩散区至少包含一种第二导电型的一个高掺杂共汲扩散区或一种第二导电型的浅高掺杂共汲扩散区形成于该第二导电型的一个淡掺杂共汲扩散区之内。16.如申请专利范围第13项所述之无接点快闪记忆阵列,其中上述之共汲扩散区至少包含一种第二导电型的一个浅高掺杂共汲扩散区形成于该第一导电型的一个中度掺杂共汲扩散区之内。17.如申请专利范围第13项所述之无接点快闪记忆阵列,其中上述之复数细胞元隔离区的每一个至少包含该第一导电型的一个隔离布植区或一个浅凹槽隔离区。18.如申请专利范围第13项所述之无接点快闪记忆阵列,其中上述之复数字线的每一个至少包含一个金属层置于一个障碍金属层之上再形成于一个掺杂复晶矽或掺杂非晶矽层之上或一个矽化钨(WSi2)层形成于一个掺杂复晶矽或掺杂非晶矽层之上。19.如申请专利范围第13项所述之无接点快闪记忆阵列,其中上述之第一导电型的一个离子布植区至少包含一个浅离子布植区以作为临界电压的调整及一个深离子布植区以形成一个抵穿禁止区系形成于该复数主漂浮闸的每一个之下的该半导体基板之一个中间表面部份。20.如申请专利范围第13项所述之无接点快闪记忆阵列,其中上述之复数闸间介电层的每一个至少包含一个二氧化矽-氮化矽-二氧化矽(ONO)层而该穿透介电层至少包含一个热二氧化矽层或一个氮化(nitrided)二氧化矽层。图式简单说明:图一A至图一C显示先前技术的简要结构图,其中图一A显示一种非或型快闪记忆阵列的一个简要顶视布建图;图一B显示图一A所标示之沿着一个A-A'线的一个剖面图;以及图一C显示图一A所标示之沿着一个B-B'线的一个剖面图。图二A至图二G揭示制造本发明之一种第一型叠堆闸快闪细胞元结构及其第一型无接点共源/汲扩散位元线快闪记忆阵列的制程步骤及其剖面图。图三A至图三E揭示本发明之第一型无接点共源/汲扩散位元线快闪记忆阵列的简要结构图,其中图三A显示一个简要顶视布建图;图三B显示图三A所标示之沿着一个B-B'线的一个剖面图;图三C显示图三A所标示之沿着一个C-C'线的一个剖面图;图三D显示图三A所标示之沿着一个D-D'线的一个剖面图;以及图三E显示一个简要电路代表图。图四A至图四D揭示制造本发明之一种第二型叠堆闸快闪细胞元结构及其第二型无接点共源/汲扩散位元线快闪记忆阵列之接续图二C的简化制程步骤及其剖面图。图五A至图五F显示本发明之第二型无接点共源/汲扩散位元线快闪记忆阵列的简要结构图,其中图五A显示一个简要顶视布建图;图五B显示图且A所标示之沿着一个B-B'线的一个剖面图;图且C显示图五A所标示之沿着一个C-C'线的一个剖面图;图五D显示图五A所标示之沿着一个D-D'线的一个剖面图;图五E显示图且A所标示之沿着一个E-E'线的一个剖面图;以及图五F显示一个简要电路代表图。 |
