| 主权项 |
1.一种非挥发性记忆体之编码及抹除操作方法,系令快闪记忆胞阵列的抹除操作在正値的临界电压范围,又令多重状态储存操作在负値的临界电压范围;其中,在正电压范围执行的抹除操作系进一步执行一自我收敛手段,该自我收敛手段系在字元线上施加一正电位脉波信号后,紧接着施加一负电位脉波信号,而在源极线施加一负电位脉波信号后,紧接着在位元线上施加一正电位脉波信号,又使源极线转为浮置,以形成逆放(discharge)而令浮置闸中释回少数电子,藉此令临界电压値收敛于一设定値,以有效避免临界电压随时间增长而提高。2.如申请专利范围第1项所述非挥发性记忆体之编码及抹除操作方法,该记忆胞阵列包含有:一第一导电型基底;至少一第二导电型深离子井,系形成在前述第一导电型基底上;至少一第一导电型浅离子井,系形成前述第二导电型深离子井内;至少一记忆串区块,系设于前述的第一导电型浅离子井上;复数的浅沟绝缘层(STI layer),系形成在第一导电型基底上,并介于各浅离子井之间使其相互隔离;复数的位元线,其位于第一导电型基底上方,并透过插塞(plug)延伸至浅离子井;其中:每一记忆串区块系由复数的记忆胞串接构成,其一端连接有一选择电晶体;又每一记亿胞包括相对形成在第一导电型浅离子井上的扩散汲极与扩散源极、一设于第一导电型浅离子井表面且介于前述汲极/源极间的浮置闸、一设于浮置闸上端的控制闸;该控制闸又与一字元线连接。3.如申请专利范围第1或2项所述非挥发性记忆体之编码及抹除操作方法,该抹除操作模式下系施加一正电压予字元线,在选择电晶体的源极线上施加一负电压,并令位元线浮置(float),藉以诱发福乐诺汉穿隧使浅离子井中的电子注入浮置闸中,以完成抹除动作。4.如申请专利范围第3项所述非挥发性记忆体之编码及抹除操作方法,该自我收敛手段因施加逆放电压高低与脉波宽度的差异而产生不同的收敛速度。5.如申请专利范围第2项所述非挥发性记忆体之编码及抹除操作方法,第一导电型为P型,第二导电型为N型。6.如申请专利范围第2项所述非挥发性记忆体之编码及抹除操作方法,该浮置闸系由一ONO结构构成。图式简单说明:第一图:系习用快闪记忆体之记忆胞示意图。第二图:系习用NAND型记忆胞阵列之剖面示意图。第三图:系习知NAND型快闪记忆胞阵列的等效电路图。第四图:系公告第523917号专利案之记忆胞临界电压分布示意图。第五图:系传统记忆胞临界电压分布示意图。第六图:系传统记忆胞多重状态储存之临界电压分布示意图。第七图:系本发明多重状态储存之临界电压分布示意图。第八图:系本发明一记忆胞阵列剖面图。第九图:系本发明又一记忆胞阵列剖面图。第十图:系本发明记忆胞阵列之等效电路图。第十一图:系本发明之工作电压数値表。第十二图:系本发明之临界电压收敛特性曲线图。第十三图:系本发明逆放信号之波形示意图。 |
