集成电路的拓扑验证方法

摘要

本发明涉及一种集成电路的拓扑验证方法，包括：用户命令输入；建立逻辑关系表，根据命令建立逻辑关系表；执行单个命令；将执行结果填入逻辑表，把上述含有逻辑关系的单个命令所得的结果填入逻辑表；进行逻辑运算；得出拓扑验证的结果，打印输出。本发明具有实用性，集成电路的拓扑验证技术对集成电路设计中碰到的漏线、漏引线孔、悬浮子电路等这些设计中的实际问题，均能查找出来，以保证集成电路设计的正确性；周密性，集成电路的拓扑验证技术凡在集成电路设计中遇到的有关电原理图查验的各种实际情况，都考虑到了；简便性，集成电路的拓扑验证技术在算法上充分体现了简便性这一原则。

主权项

1、一种集成电路的拓扑验证方法，是在对集成电路的版图进行识别，从版图中提取电路原理图后，由计算机软件系统控制，进行电路的拓扑验证方法，其特征在于所述的电路的拓扑验证方法包括：S1步骤：用户命令输入，用户根据拓扑结构验证的要求，写出要使用的命令组合，输入到计算机，S1的输出有两种，一种是CT类命令，作为S2步骤的输入，另一种是CB类命令，作为S7步骤的输入；S2步骤：建立逻辑关系表，根据来自上述CT类的命令以及来自下述S7、S8 步骤的CB类的命令建立逻辑关系表；S3步骤：执行单个命令，根据上述建立的逻辑关系表执行含有逻辑关系的单个命令；S4步骤：执行结果填入逻辑表，把上述含有逻辑关系的单个命令所得的结果填入逻辑表；S5步骤：逻辑运算，按照上述填入执行逻辑关系的单个命令结果的逻辑表，进行逻辑运算；S6步骤：打印输出，按上述逻辑运算结果即可得出拓扑验证的结果，并把此项拓扑验证结果打印后输出；S7步骤：判别是否第一个CB类命令，判别上述步骤S1中输出的CB类命令是否为CB类的第一个命令，若是(Y)，即将CB类命令输出给S8，作子电路分割后送到上述S2步骤；若否(N)，则将CB类命令直接送往上述S2步骤；S8步骤：子电路分割，对于上述第一个CB类命令作子电路分割。