发明名称 | 程序化分频装置 | ||
摘要 | 本发明提供一种程序化分频装置,包括一n位加法器以及一n位D型触发器,用以将一输入时钟转换为一目标时钟,且该输入时钟的频率为目标时钟频率的2<SUP>m</SUP>倍,其中m为大于0的正整数。该加法器依据一调节参数与一反馈信号相加产生一第一输出信号,其中该调节参数包含n个位,n为大于0的正整数,且m≤n,并可利用程序指令控制该调节参数。该D型触发器与该加法器连接形成环形回路,用以接收该第一输出信号以及该输入时钟,并产生一第二输出信号。其中该第二输出信号区分成反馈信号以及目标信号,该目标信号由该第二输出信号的最高位(MSB)构成,而该反馈信号由该第二输出信号的所有位构成;该D型触发器还将该反馈信号馈送回该加法器与该调节参数进行加法运算,并依据其目标信号输出该目标时钟。 | ||
申请公布号 | CN1521593A | 申请公布日期 | 2004.08.18 |
申请号 | CN03103433.0 | 申请日期 | 2003.01.30 |
申请人 | 义隆电子股份有限公司 | 发明人 | 王荣志;胡肇佑 |
分类号 | G06F1/32;G06F9/04 | 主分类号 | G06F1/32 |
代理机构 | 北京市柳沈律师事务所 | 代理人 | 王志森;黄小临 |
主权项 | 1.一种程序化分频装置,用以将一输入时钟转换为一目标时钟,该输入时钟的频率为目标时钟频率的2m倍,其中m为大于0的正整数,其特征包括:一n位加法器,依据一调节参数与一反馈信号相加产生一第一输出信号,其中该调节参数包含n个位,n为大于0的正整数,且m≤n,并可利用程序指令控制该调节参数;以及一n位D型触发器,与该加法器连接形成环形回路,用以接收该第一输出信号以及该输入时钟,并产生一第二输出信号;其中该第二输出信号还区分成该反馈信号以及一目标信号,该目标信号由该第二输出信号的最高位(MSB)构成,该反馈信号由该第二输出信号的所有位构成,并将该反馈信号馈送回该加法器与该调节参数进行加法运算,再依据该目标信号输出该目标时钟。 | ||
地址 | 台湾省新竹市 |