集成电路设计、验证与测试一体化的技术方法

摘要

本发明涉及一种集成电路设计、验证及测试一体化的技术方法，集成电路设计、验证与测试一体化的技术方法为一个计算机控制的总体系统，包括：自动设计技术子系统，提出从设计输入至版图设计各环节的技术要点；验证技术子系统，提出从电学连接关系验证至几何设计规则检查，验证各技术要点；测试技术子系统。提出测试生存和故障模拟的要点。最后提出以统一数据库为核心，以统一数据格式为纽带，把三个子系统融合在整体系统中的技术要点。本发明以数据库为核心，程序运行的各种中间结果可由统一的数据格式来描述，使集成电路的设计、验证和测试可在同一个系统中完成，从而提高了集成电路设计正确性和使用效率。

主权项

1、一种集成电路设计、验证与测试一体化的技术方法，集成电路设计、验证与测试一体化的技术方法为一个计算机控制的总体系统，其特征在于所述的总体系统包括：(一)自动设计子系统，包含：所述的总体系统的电路输入步骤，主要包括逻辑描述语言输入和逻辑图输入：所述的总体系统的模拟步骤，主要包括电路模拟和逻辑模拟；所述的总体系统的版图设计步骤，主要包括布局和布线，不同的工艺品种的集成电路有不同的版图设计，包含了(a)CMOS门阵列版图设计；(b)ECL宏单元阵列版图设计；(c)层次结构的积木块式版图设计。(二)自动验证子系统，包含：所述的总体系统的验证步骤，主要包括电学连接关系验证ERC，版图/电路提取，电路拓扑结构检查，电路/逻辑提取，几何设计规划检查DRC；图形编辑的步骤，将已设计的版图进行图形编辑；版图数据的步骤，将图形编辑生成版图数据的信息；电学连接关系验证ERC的步骤，根据版图数据来检查集成电路设计中电学连接的正确性；版图/电路提取的步骤，从版图中提取电路信息；几何设计规则检查DRC的步骤，根据版图数据来检查版图设计是否符合于几何设计规则；电路拓扑结构检查的步骤，版图/电路提取后，对版图中有漏线、漏孔或连接位置反常时，在电路图中会出现诸如晶体管栅极接地、耗尽型MOS晶体管栅极接电源以及不接电源或不接地线的子电路等属于拓扑连接关系上的错误。电路/逻辑提取的步骤，从电路图中提取逻辑函数或逻辑图的信息。(三)自动测试子系统，包含：所述的总体系统的测试步骤，主要包括测试生成，故障模拟；(四)输出系统，包含：总体系统的数据转换步骤，它是把集成电路设计环节的结果，经过验证和测试两个环节校核后，转换成能从事工艺制造的媒体，进行投料生产，同时，把输出信息以绘图格式显示出来；所述的自动设计子系统、自动验证子系统、自动测试子系统及输出系统共用一个CAD数据库，通过数据库管理与各接口联系。