带有可重构系统硬件栈的数字信号处理器

摘要

一种带有可重构系统硬件栈的数字信号处理器属于数字信号处理技术领域，系统硬件栈的操作寄存器包括系统硬件栈指针寄存器，系统硬件栈指针寄存器通过地址总线连接到系统硬件栈上。本发明的数字信号处理器通过设置端口值，程序可以运行在16个条目、32个条目、48个条目或者64个条目不同的系统硬件栈的环境下，用户可以从最小的系统硬件栈大小开始尝试运行程序，从小到大，评估应用程序在不同的系统硬件栈大小的基础上的执行效率，然后考虑每一种系统硬件栈的成本，找到最优的性价比。这样日后芯片量产时就可以使用这样的系统硬件栈大小，对于节约成本有很大的益处。

主权项

1.一种带有可重构系统硬件栈的数字信号处理器，主要包括：地址发生器单元(2)、指令译码单元(3)、数字数据处理单元(4)、数字数据存储器(6)，其特征在于还包括：程序控制单元(1)、硬件栈指针寄存器(16)，指令译码单元(3)连接到程序控制单元(1)，程序控制单元(1)连接到地址发生单元、指令译码单元(3)和数字数据处理单元(4)，数字数据处理单元(4)双向连接到数字数据存储器(6)，地址发生器单元(2)由地址总线连接到数字数据存储器(6)，同时数字数据存储器(6)由数据总线连接到地址发生器单元(2)、指令译码单元(3)和数字数据处理单元(4)，数字数据总线与数字数据存储器(6)相连，数字数据存储器(6)存储提供要由所述数字信号处理器操作的数字数据，程序控制单元(1)根据所述指令生成控制所述数字信号处理器其他单元的操作命令信号，程序控制单元(1)中包括系统硬件栈和对系统硬件栈的操作控制寄存器，系统硬件栈的操作寄存器包括系统硬件栈指针寄存器(16)，系统硬件栈指针寄存器(16)通过地址总线连接到系统硬件栈上。