| 摘要 |
一面抑制电路大型化，一面实现封包之处理识别高速化。对照表(11)可将依属性分割为单位资料之复数对照资料(11a、11b、…、11n)，依单位资料分散储存于依属性制定之位址之记忆领域，而若输入读出位址，即输出对应读出位址之属性之复数单位资料。分析电路(12)可分析输入封包内之比较对象资料之属性。位址控制电路(13)可将与分析电路(12)所分析之比较对象资料之属性对应之位址作为读出位址输出至对照表(11)。复数单位比较电路(14a、14b、…、14n)系分别对应复数之对照资料(11a、11b、…、11n)而设置，可将由对照表(11)输出之复数单位资料与分析电路(12)所分析之比较对象资料加以比较。 |
