发明名称 积体电路布线检查方法(一) METHOD FOR CHECKING LOSS OF CONNECTIONS IN IC LAYOUT
摘要 一种积体电路布线检查方法,系用来检查出造成高导线电阻的导线布局。该积体电路布线检查方法包含:选取一第一金属层、一第二金属层及一第三金属层,其中,该第一金属层与该第三金属层皆至少具有一电源导线,用以传送电源,而该第二金属层系至少具有一信号导线,用以传送电信号,且该第二金属层分别与该第一金属层及该第三金属层相邻;于该第二金属层中选取一区域,其中,该第一金属层与该第三金属层中与该区域相对应之位置皆具有该电源导线,且该第二金属层于该区域不具有该信号导线;以及标示该区域。
申请公布号 TWI220287 申请公布日期 2004.08.11
申请号 TW092124690 申请日期 2003.09.08
申请人 瑞昱半导体股份有限公司 发明人 林家民;李朝政
分类号 H01L21/66 主分类号 H01L21/66
代理机构 代理人 叶信金 新竹市武陵路二七一巷五十七弄十号六楼
主权项 1.一种积体电路布线检查方法,包含:选取金属层,系选取一第一金属层、一第二金属层及一第三金属层,其中,该第一金属层与该第三金属层皆具有至少一电源导线用以传送电源,而该第二金属层具有至少一信号导线用以传送电信号,且该第二金属层分别与该第一金属层及该第三金属层相邻;搜寻区域,系于该第二金属层中选取一区域,其中,该第一金属层与该第三金属层中与该区域相对应之位置皆具有该电源导线,且该第二金属层于该区域不具有该信号导线;以及于该区域中设置一导通金属层,并使该导通金属层与该第一金属层及该第二金属层导通。2.如申请专利范围第1项所记载之积体电路布线检查方法,其中更包括:计算该区域的面积;以及如果该区域的面积大于一面积临界値,则于该区域中设置该导通金属层。3.如申请专利范围第1项所记载之积体电路布线检查方法,其中系以一软体实施。4.如申请专利范围第3项所记载之积体电路布线检查方法,其中更包括:读取该积体电路之复数个金属层之导线布局。5.如申请专利范围第1项所记载之积体电路布线检查方法,其中该导通金属层系利用至少一导孔与该第一金属层或该第二金属层连接。图式简单说明:图1显示一般积体电路(IC)的一部份等效电路图。图2A显示一种具有三层金属层之设计图。图2B显示与图2A相似之另一种具有三层金属层之设计图。图3A为已设计好之设计图,包含上层金属层Mi+3与下层金属层Mi+1之电源供应层,以及信号层。图3B显示图3A之设计图经过电源层重叠区域检查后所输出之区域。图4A显示一种上下两层金属层Mi与Mi+1重叠,且利用导孔导通之设计图。图4B显示与图4A相似之另一种上下两层金属层Mi与Mi+1重叠,且利用导孔导通之设计图。图5A显示一种上下两层金属层Mi与Mi+1重叠,且利用导孔导通之设计图。图5B显示图5A之设计图中,导孔之区域。图5C显示图5A之设计图中,金属层重叠之区域。图6A显示一层金属层之设计图。图6B显示另一种之一层金属层之设计图。图7A为待检查之设计图。图7B为图7A经过导线宽度处理之设计图。图8A与图8B为依据图7B绘示的金属导线网路图。图9显示应用本发明电路布线检查方法的步骤。
地址 新竹市科学园区工业东九路二号