发明名称 | 升压电路 | ||
摘要 | 不增加IC芯片的面积在短时间内高效率地获得所希望的升压电压。在4相钟脉冲的升压电路中,使驱动设置在传送电荷晶体管M1的栅极Q1和漏极P1之间的附加升压用的晶体管N1的栅极的钟脉冲,成为与从节点P1向P2方向看,规定级数之前节点P2相同的定时的钟脉冲。例如,借助于使晶体管N1的栅极与节点P4相连接的构成,可提高该晶体管N1的电荷传送效率。 | ||
申请公布号 | CN1161790C | 申请公布日期 | 2004.08.11 |
申请号 | CN98120119.9 | 申请日期 | 1998.10.05 |
申请人 | 恩益禧电子股份有限公司 | 发明人 | 三木淳范 |
分类号 | G11C16/06 | 主分类号 | G11C16/06 |
代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 穆德骏;黄敏 |
主权项 | 1.一种升压电路,包括:多组电荷传送元件;多个第一容性元件;多个第二容性元件;其中,所述多组电荷传送元件的各组电荷传送元件是由一个MOS晶体管及连接在所述MOS晶体管的源极及漏极之一与栅极之间的一个附加升压晶体管组成,各所述MOS晶体管之间通过各组电荷传送元件的输入和输出侧的节点串连连接,所述各节点分别与所述各第一容性元件的一端连接,各所述MOS晶体管的栅极分别与所述各第二容性元件的一端连接,所述的第一和第二容性元件的另一端供给相互不同的时钟脉冲信号,其特征在于,所述多组电荷传送元件中的奇数组的所述附加升压晶体管的栅极依序分别与其后的奇数组中的第一容性元件的所述一端连接;所述多组电荷传送元件中的偶数组的所述附加升压晶体管的栅极依序分别与其后的偶数组中的第一容性元件的所述一端相连接。 | ||
地址 | 日本神奈川 |