发明名称 |
集成电路装置 |
摘要 |
关于具有铅直FET选择晶体管与储存电容器之集成电路装置,在晶体管数组与指派的记忆胞元数组的每一情况中,该储存电容器系被铅直地形成至深沟渠(DT)基板的深度,一测试结构被集成,其可藉由导电电极材料而使复数彼此互相铅直FET选择晶体管(T1、T2)嵌入至延伸的深沟渠(DT)中。由于此种形式的测试结构,因而其可能用来评估在不同半导体连接以及在集成电路装置不同区段间之漏电流与电容的特性值,同时也可执行可靠度应力测试。 |
申请公布号 |
CN1519945A |
申请公布日期 |
2004.08.11 |
申请号 |
CN200410003512.X |
申请日期 |
2004.02.02 |
申请人 |
因芬尼昂技术股份公司 |
发明人 |
B·科瓦斯基;A·菲尔伯;V·罗斯科夫;J·林多夫;T·施洛斯塞;B·戈贝尔 |
分类号 |
H01L27/108;H01L27/02 |
主分类号 |
H01L27/108 |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
程天正;梁永 |
主权项 |
1.一种具有晶体管数组的集成电路装置,该晶体管数组包含铅直FET选择晶体管,其系被形成至由半导体材料所制成平行主动网络(AT)形式的一基板深度,而在该电路装置的侧向方向运行,其汲极端系藉由埋入在该主动网络(AT)下的导电带(BS)而形成,其闸极则藉由在该主动网络端铅直地蚀刻的间隙壁(spacer)而形成,在每一情况中该埋入带(BS)系与被指派给该晶体管数组的一记忆胞元数组的储存电容器电极接触,该铅直地蚀刻的间隙壁同时形成为了该记忆胞元数组的记忆胞元的一字符线,每一储存电容器系在一深沟渠(DT)中形成,其于各情况系将包含该选择晶体管的该主动网络(AT)之一区段限定在末端,且其系以导电电极材料填充,其中一测试结构系被集成至该集成电路装置,该测试结构具有,为了复数此类的铅直选择晶体管(T1、T2;T0、T1、T2、...、T11)汲极端的共同连接、做为第一连接装置而在每一情况中系位于两邻接的侧向地偏移的铅直FET晶体管(T1、T2)间之深沟渠(DT;DT1、DT2、...、DT11),其系以斜向地延伸并且以导电电极材料填充,而在此处所呈现的埋入带(BS),其系在具有斜向地延伸的该深沟渠(DT;DT1、DT2、...、DT11)之BS带形式与该主动网络(AT)之交叉点上形成该铅直选择晶体管之汲极。 |
地址 |
德国慕尼黑 |