半导体积体电路装置

摘要

本发明揭示一种半导体积体电路装置，其包含：第一行闸电路(CG0)，其依第一行选择信号(CSL0)，使第一位元线组(2–0)与资料线组(1)进行电性连接；第二行闸电路(CG1)，其依第二行选择信号(CSL1)，使第二位元线组(2–1)与资料线组(1)电性连接；及记忆胞(10)，其系电性连接于与位元线(BL)相交叉的字元线(WWL)及位元线(BL)，并包含由字元线(WWWL)所选择之磁组元件。由平面来看，磁组元件(12)自旋的方向系与字元线(BL)呈垂直。