发明名称 于半导体装置中形成双嵌入图案之方法
摘要 本案揭露一种在半导体中形成双嵌入图案之方法。在形成该沟槽之后,一个由通孔区域定义其中的光阻图案系由曝光及显现程序所形成,就此状态而言,一抗蚀剂在双嵌制程中薄薄地涂布,用于在通孔区域形成前先行形成该沟槽。所以,本发明能防止由于沟槽区域光阻图案厚度而降低解析度,且由于良好蚀刻容忍性质,而藉由同时以平滑方式将蚀刻制程与薄光阻图案对齐实行,以改良整个制程的可靠度。
申请公布号 TW200414300 申请公布日期 2004.08.01
申请号 TW092118714 申请日期 2003.07.09
申请人 海力士半导体股份有限公司 发明人 崔载星
分类号 H01L21/027 主分类号 H01L21/027
代理机构 代理人 陈长文
主权项
地址 韩国