同步半导体记忆装置之输入缓冲电路

摘要

本发明揭示一种输入缓冲电路，其包含一差动放大器型输入缓冲器及一低电流型输入缓冲器之一同步半导体记忆装置。其中差动放大器型输入缓冲器为在一正常模式中操作，而低电流型输入缓冲器则在一自我更新模式中操作，藉此减低在自我更新模式中流经输入缓冲器之电流。按照同步半导体记忆装置之输入缓冲器，在自我更新模式中流经输入缓冲器之电流为甚小，因此可减低同步半导体记忆装置之功率消耗。