| 主权项 |
1.一种积体电路护层(passivation)之制造方法,包括以 下之步骤: 提供一基材(substrate),其中,该基材上已形成有一金 属内连线; 于该基材上形成一氮化矽层(SiN layer); 于该氮化矽层上形成一无掺杂矽玻璃层(SAUSG layer) ;以及 于该无掺杂矽玻璃层上形成一氮氧化矽层(SiON layer)。 2.如申请专利范围第1项所述之制造方法,其中,该 金属内连线为一第二金属线。 3.如申请专利范围第1项所述之制造方法,其中,该 氮化矽层系具有紫外光(UV)可穿透之特性。 4.如申请专利范围第3项所述之制造方法,其中,该 氮化矽层的紫外光(UV)穿透率较佳的约为70%~80%。 5.如申请专利范围第1项所述之制造方法,其中,该 氮化矽层之厚度约为4000(angstrom)。 6.如申请专利范围第1项所述之制造方法,其中,该 无掺杂矽玻璃层系以次常压化学气相沉积法(Sub- Atmosphere CVD)形成。 7.如申请专利范围第6项所述之制造方法,其中,该 无掺杂矽玻璃层系在压力范围约为200~400 torr下形 成。 8.如申请专利范围第1项所述之制造方法,其中,该 无掺杂矽玻璃层之厚度约为7000(angstrom)。 9.如申请专利范围第1项所述之制造方法,其中,该 氮氧化矽层系以电浆化学气相沉积法(Plasma-Enhanced Chemical Vapor Deposition,PECVD)形成。 10.如申请专利范围第1项所述之制造方法,其中,该 氮氧化矽层之厚度约为9000(angstrom)。 11.一种积体电路护层,其形成于一具有元件之基材 上,其包含: 一氮化矽层(SiN layer)形成于该基材上; 一无掺杂矽玻璃层(SAUSG layer)形成于该氮化矽层上 ;以及 一氮氧化矽层(SiON layer)形成于该无掺杂矽玻璃层 上。 12.如申请专利范围第11项所述之积体电路护层,其 中,该氮化矽层系具有紫外光(UV)可穿透之特性。 13.如申请专利范围第11项所述之积体电路护层,其 中,该氮化矽层之厚度约为4000(angstrom)。 14.如申请专利范围第11项所述之积体电路护层,其 中,该无掺杂矽玻璃层之厚度约为7000(angstrom)。 15.如申请专利范围第11项所述之积体电路护层,其 中,该氮氧化矽层之厚度约为9000(angstrom)。 图式简单说明: 第1图绘示积体电路之两层金属内连线的剖面示意 图; 第2A~2E图绘示一种传统的积体电路护层之制造方 法;及 第3A~3D图绘示依照本发明一较佳实施例之积体电 路护层的制造方法。 |
