高速缓存的动态字线驱动器

摘要

这里提供了用于实现一个有效地去除出现在动态、高带宽高速缓存控制系统中的许多定时问题的高速缓存控制系统的方法和装置。在一个实施例中，提供了一个虚拟内容可寻址存储器(CAM)单元，将其关键地放置在距离高速缓存字线驱动电路最远的芯片布局上。虚拟输出信号是一个高速缓存命中评价电路所需的输入，以便去除过早的高速缓存命中输出。虚拟单元被设计为当任何地址位线产生一个不匹配指示时对一个高速缓存匹配线进行快速放电、并指示一种未命中状态，特别适用于扩展带宽的动态系统，在这种系统中，地址线更加扩展，系统与预定时钟周期同步。高速缓存系统还运行于一种预取模式中，以便为下一个联机请求地址确定命中。系统还包括测试模式、再充、ICACHE块无效和高速缓存复位信号产生的实现。

主权项

1.一种高速缓存器电路包括：一个数字信号线，被安排为处于一个代表多个逻辑状态中的一个的电位上；多个连接在所述数字信号线和地之间的“n”开关设备；一个评价电路，用于对所述数字信号线的所述电位进行评价；所述开关设备被安排为，将第一所述开关设备放置在距离所述评价电路相对近的地方，将所述“第n”开关设备放置在任一个所述开关设备中距离所述评价电路最远的地方，其中，任一个所述开关设备中的一个开关在顺沿所述第一开关设备一个相对短的延迟以及在顺沿所述“第n”个开关设备一个相对长时间延迟之后有效地改变所述数字信号线的所述逻辑状态；以及可选择操作的电路装置，用于不早于所述“第n”开关设备所需的一个时间延迟向所述评价电路提供一个评价完成控制信号，以实现所述数字信号线中的状态改变。