| 发明名称 |
System to reduce skew in clock signal distribution using balanced wire widths |
| 摘要 |
|
| 申请公布号 |
GB2395325(B) |
申请公布日期 |
2004.07.28 |
| 申请号 |
GB20040003622 |
申请日期 |
2001.01.31 |
| 申请人 |
* HEWLETT-PACKARD COMPANY |
发明人 |
GERARD M * BLAIR |
| 分类号 |
G06F17/50;(IPC1-7):G06F17/50 |
主分类号 |
G06F17/50 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
