| 摘要 |
Verfahren zum Anordnen von E/A-Leitungen in einer Multi-Speicherbank mit einer Vielzahl von Speicherbänken, einem E/A-Leseverstärker-Block, einer Vielzahl von E/A-Leseverstärkern, einer Vielzahl von Spalten-Decoder-Blöcken, einer Vielzahl von lokalen E/A-Leitungspaaren und einer Vielzahl von globalen E/A-Leitungspaaren. Die Betriebseffizienz für Speicherchips ist zum Beispiel dadurch verbessert, dass eine Vielzahl von Speicherbänken durch einen E/A-Leseverstärker-Block unterteilt ist, dass abwechselnd E/A-Leitungsübertragungstransistoren und Leseverstärker-Treibertransistoren angeordnet sind, und dass globale E/A-Leitungspaare überkreuzt sind, wodurch die Bank-Adressierung erleichert ist und so die Betriebsgeschwindigkeit erhöht ist.
|
