选择性地中断抑制的装置及其模块和方法

摘要

本发明提供一种扩充一既有指令集以选择性地抑制中断的微处理器装置、一种为一既有指令集增添中断抑制特征的模块、一种扩充一既有指令集架构的方法及其一种可在一微处理器内进行指令层级的中断抑制控制的装置，用于扩充一微处理器指令集，于指令层级选择性地抑制中断。该装置包括一转译逻辑与一延伸执行逻辑。该转译逻辑将一延伸指令转译为对应的微指令。该延伸指令具有一延伸前置码与一延伸前置码标记。该延伸前置码指定要抑制中断处理，直到该延伸指令执行完毕。该延伸前置码标记则为一既有指令集内另一依据架构所指定的运算码。该延伸执行逻辑耦接至转译逻辑，其接收对应的微指令，并于处理一待处理的中断前，完成对应微指令的执行。

主权项

1.一种可在一微处理器内进行指令层级的中断抑制控制的装置，包含：一转译逻辑，用以将一延伸指令转译成对应的微指令，其中该延伸指令包含：一延伸前置码，用于指定中断处理要暂停至该延伸指令执行完毕；以及一延伸前置码标记，其是一既有指令集内原本依据架构指定的运算码；一延伸执行逻辑，耦接至该转译逻辑，用以接收该对应的微指令，并在处理一待处理中断前，完成该对应微指令的执行。