发明名称 增益与电源电压成正比的放大器
摘要 为了获得增益与电源电压成正比的放大器,将第1和第2P沟道MOS-FET的漏-源间电压形成零偏置,以对电源电压进行了电阻分压后的电压为基准,将向高电压侧偏移了所述P沟道MOS-FET的阈值电压那部分的电压施加在运算放大器的同相输入端子上。所述第1和第2MOS-FET的其中一个MOS-FET的栅极与电路地连接,在另一个晶体管的栅极上施加以电阻分压所述电源电压后的电位为基准的负的固定电压,将这两个MOS-FET的导通电阻分别用作运算放大器的输入电阻和反馈电阻。
申请公布号 CN1514250A 申请公布日期 2004.07.21
申请号 CN200310125460.9 申请日期 2003.12.17
申请人 松下电器产业株式会社 发明人 佐藤政晴;石田琢磨;小林拓
分类号 G01P9/04 主分类号 G01P9/04
代理机构 中国专利代理(香港)有限公司 代理人 刘宗杰;叶恺东
主权项 1.一种增益与电源电压成正比的放大器,其特征在于,包括:第1(21)和第2(22)P沟道的MOS场效应晶体管MOS-FET,其各自的背栅(71)与半导体衬底(70)电隔离地形成,各自的源极(76)被公共连接;第1电压源(11),输出对电源电压(Vdd)进行分压后的电压(11a);第2电压源(14),以所述第1电压源的输出电压(11a)为基准,产生具有与所述第1和第2MOS-FET的阈值电压大致相同的电位差的正电压;第3电压源(12),以所述第1电压源的输出电压(11a)为基准,产生规定的负电压;以及运算放大器(61),将所述第2电压源的输出(14f)作为偏置电压施加在同相输入端子(+)上,其中,所述第1和第2MOS-FET的公共连接的源极(76)被连接到所述运算放大器的反相输入端子(-);所述第1和第2MOS-FET各自的背栅被连接到各自的源极(76)或所述第2电压源(14)的任一方;所述第1MOS-FET的栅极被偏置为电路的地电位,其漏极被连接到将除去了直流分量的信号进行输入的输入端子(51a);所述第2MOS-FET的栅极被连接到所述第3电压源,其漏极被连接到与输出端子(52)连接的所述运算放大器的输出端。
地址 日本大阪府门真市