发明名称 | 半导体存储器件 | ||
摘要 | 一种半导体存储器件,其冗余存储单元阵列12A、12B配置在主存储单元阵列11A、11B行方向的一端部,在此二存储单元阵列间配置可切断位或列线的切断电路13A、13B。通过在冗余存储单元阵列的一端部配置列译码器15A、15B,可使主、冗余存储单元阵列用列线及列译码器,缩小了芯片面积。尤其是用一级PROM构成掩模ROM的冗余存储单元,能够不增加制造工序而缩小芯片面积。 | ||
申请公布号 | CN1158666C | 申请公布日期 | 2004.07.21 |
申请号 | CN96123102.5 | 申请日期 | 1996.12.09 |
申请人 | 东芝株式会社 | 发明人 | 柴田昇;加藤秀雄;望月义夫;池田尚史 |
分类号 | G11C11/34 | 主分类号 | G11C11/34 |
代理机构 | 上海专利商标事务所 | 代理人 | 孙敬国 |
主权项 | 1.一种半导体存储器件,其特征在于,包括主存储单元阵列,行译码器,对所述主存储单元阵列的行进行选择,冗余存储单元阵列,配置在所述主存储单元的列方向的一端、并且与所述主存储单元阵列共用位线或者列线,切断电路,配置在所述主存储单元阵列和所述冗余存储单元阵列间,并根据需要将所述主存储单元阵列的位线和列线与所述冗余存储单元阵列的位线和列线接通或断开,列选择开关,与所述冗余存储单元邻接配置,用于选择所述主存储单元阵列的列或者所述冗余存储单元阵列的列,读出放大器,与所述列选择开关邻接配置,以及冗余电路,用于选择所述冗余存储单元阵列的行,并根据需要借助于所述切断电路选择所述冗余存储单元阵列的行的动作、从所述冗余存储单元阵列的位线或列线断开所述主存储单元阵列的位线或列线。 | ||
地址 | 日本国神奈川县 |