TEOS-unterstütztes Oxid-CMP-Verfahren

摘要

Die vorliegende Erfindung betrifft das chemisch-mechanische Polieren integrierter Schaltungen, die DRAM-Matrizen mit Grabenkondensatoren umfassen, wobei die Gräben mit Oxid aufgefüllt werden, was zu einer Matrix mit Oxidstrukturen führt, die im Vergleich zur Konzentration der umgebenden peripheren Strukturen dicht sind und folglich eine höhere Last aufweisen. Auf der Halbleiterscheibe wird eine gleichmäßige Schicht aufgebracht, die die Belastung der Matrix erhöht, die Zwischenräume zwischen den aktiven Gebieten jedoch auffüllt. Durch eine flächendeckende Ätzung wird sowohl in der Matrix als auch in der Peripherie Material entfernt. Durch eine Blockätzung wird sowohl in der Matrix als auch in der Peripherie die Materialmenge ausgeglichen. Eine ergänzende Oxid-Abscheidung in der Matrix füllt Lücken zwischen den Strukturen auf beinahe einheitliche Dichte auf.