发明名称 显示器数字图像的Sobel和Laplace边缘增强电路
摘要 一种显示器数字图像的Sobel和Laplace边缘增强电路,属于显示器技术。它至少包括输入r[7:0](或g[7:0]、b[7:0])、hde(行)、vde(场)、pcik(时钟)信号的逻辑处理电路,先入先出行存储器0,先入先出行存储器1,逻辑比较电路,边缘增强系数产生模块及边缘增强处理逻辑电路构成。先入先出行存储器0和先入先出行存储器1均为以wr-en和rd-en信号控制其在时钟信号的上升沿写或读的随机存取存储器。边缘增强系数产生模块由输入信号为factor[7:0]和Sobel[12:2]、输出信号为enhance[10:0]的多路转换器组成。它增强了图像的细节和层次感,电路简单,运算速度快、功耗低,显著改善了图像质量。可广泛应用于电视机、电脑等装置的各种显示器中。
申请公布号 CN2626003Y 申请公布日期 2004.07.14
申请号 CN03216707.5 申请日期 2003.04.22
申请人 海信集团有限公司 发明人 丁勇;战嘉瑾;刘志恒;陈永强;何云鹏;缪建兵
分类号 G09G5/00;G09G5/10;G09G5/18 主分类号 G09G5/00
代理机构 青岛联智专利商标事务所有限公司 代理人 宫乃斌
主权项 1.一种显示器数字图像的Sobel和Laplace边缘增强电路,它至少包括输入r[7:0]或g[7:0]或b[7:0]之一、hde行信号、vde场信号、pcik时钟信号的逻辑处理电路,与逻辑处理电路连接的先入先出行存储器0,与先入先出行存储器0连接的先入先出行存储器1,与先入先出行存储器1和阈值信号threshold连接的逻辑比较电路,与逻辑比较电路和factor[7:0]信号连接的边缘增强系数产生模块以及与边缘增强系数产生模块、逻辑处理电路和逻辑比较电路连接的边缘增强处理逻辑电路,其特征在于所说的先入先出行存储器0和先入先出行存储器1均为输入R、G、B信号的fifo0 in[7:0]、输出R、G、B信号的fifo0 out[7:0],以wr-en和rd-en信号控制其在时钟信号的上升沿写或读的随机存取存储器,rd-en信号依次与加法器、D触发器连接处理后输入随机存取存储器,wr-en信号依次与加法器、D触发器连接处理后输入随机存取存储器,随机存取存储器的输出端经D触发器输出fifo0 out[7:0]。
地址 266071山东省青岛市江西路11号