维特比译码器

摘要

一种维特比译码器，具有一用于基数－2^X－格子栏状态的计算单元(ACSU)，这个计算单元(ACSU)为每一种格子栏状态将2^X个分支计量(ZMi)分别与从2^X种之前的格子栏状态已经累加出来的2^X个路径计量(PMM)相加，并按照事先设定的定义从计算出来的2^X个路径计量(PMi)中挑选出最极端的路径计量作为下一周期的相加作业的新的累加路径计量(PPM)；这个计算单元(ACSU)每一种格子栏状态都含有2^X个处理器单元(PE)的并联串级，这些处理器单元对分支计量的位及极端的路径计量(PPM)的位按照位的位值逐步降低的方式进行管线处理，此外这个计算单元(ACSU)为每一种格子栏状态都含有一用于管线内相同序号(q)的所有处理器单元的极端值选择装置(MAX)。根据本发明的方法，每一串级所含的处理器单元(PE)的数量都小于路径计量(PM)的数值范围的二进制数记数法所使用的位数m。为了这个目的，每一串级中的处理器步骤或单元都被设计成总是能够将分离的p≥2字节结合在一起处理。

主权项

1.一种用来对回旋码进行译码的维特比译码器，这种回旋码是以一具有2z种状态的基数-2x-格子栏为基础，其中x及z均为大于或等于1的整数，此种维特比译码器含有：第一计算单元(BMU)的任务是为每一种格子栏状态从一输入序列中的周期性连续出现的多位字计算出2x个分支计量(ZMi)作为多位字；第二个计算单元(ACSU)的任务是为每一种格子栏状态在每一脉冲重复周期将2x个分支计量(ZMi)分别与从2x种之前的格子栏状态已经累加出来的2x个路径计量(PMM)相加，并按照事先设定的定义从按照此种方式计算出来的2x个路径计量(PMi)中挑选出最极端的路径计量作为下一周期的相加作业的新的累加路径计量(PPM)；第三个计算单元(SMU)的任务是储存从第二个计算单元(ACSU)获得的关于路径计量(PMi)的身分(i)的资料，这些路径计量(PMi)都是第二个计算单元在连续的脉冲重复周期中挑选出来的；其中第二个计算单元(ACSU)为每一种格子栏状态都含有2x个处理器单元(PE)的并联串级，这些处理器单元依序串联在一起，以便对分支计量的位及极端的路径计量(PPM)的位按照位的位值逐步降低的方式进行管线处理(pipeline processing)，此外第二个计算单元(ACSU)为每一种格子栏状态都含有一用于管线内相同序号(q)的所有处理器单元的极端值选择装置(MAX)；其特征是：每一串级所含的处理器单元(PE)的数量都小于路径计量(PM)的数值范围的二进制数记数法所使用的位数m，每一串级都含有对应于m/p的整数部分INT(m/p)的数量的处理器单元(PE1：m/p)，其中p是一大于或等于2但是小于m的整数，而且串级内的INT(m/p)个处理器单元中的每一处理器单元都唯一对应于m位的INT(m/p)个连续分离的p字节中的一。