发明名称 一种任意分频器及其实现方法
摘要 一种任意分频器及其实现方法,主要包括与逻辑D4,两个寄存器RA、RB,加法器D1,减法器D2,选择器D3,在实现方法中,分成五个步骤:确定寄存器RA、RB所存输入、输出参考频率参数A、B;加法器D1在输入频率信号的下降沿对输出频率参数B及选择器D3的输出信号AS求和,输出信号S;减法器D2对信号S及输入频率参数A求差,将S-A的差值以信号X输出,同时在S≥A时,将信号Y置1,否则,信号Y置0;选择器D3在信号Y为1时选择信号X输出到信号AS,否则选择信号S输出到信号AS;与逻辑D4或触发器D4进行相应动作,输出频率信号;此分频器,可以任意分频,并消除了分频误差,简化系统确定方法。
申请公布号 CN1510828A 申请公布日期 2004.07.07
申请号 CN02139939.5 申请日期 2002.12.26
申请人 深圳市中兴通讯股份有限公司 发明人 李斌;王艳儒;谢俊杰
分类号 H03B19/00 主分类号 H03B19/00
代理机构 代理人
主权项 1、一种任意分频器,包括有与逻辑D4,两个寄存器RA、RB,加法器D1,减法器D2,选择器D3,其特征在于:寄存器RA、寄存器RB、选择器D3、加法器D1、减法器D2和与逻辑D4之间的联系为:寄存器RB存放的输出频率参数B和选择器D3的输出信号AS为加法器D1的两个加数;减法器D2、选择器D3通过信号X相连;寄存器RA和减法器D2通过寄存器RA存放的输入频率参数A输出给减法器D2相连;加法器D1和减法器D2通过信号S相连;加法器D1和选择器D3通过信号AS相连;减法器D2和信号Y通过减法器D2的输出信号X控制信号Y来相连;选择器D3和与逻辑D4通过信号Y相连。
地址 518057深圳市南山区高新技术产业园科技南路中兴通讯大厦法律部