使用于锁相回路之高速可程序同步计数器

摘要

一高速可程序化同步计数器被揭露。高速计数器包含一最有意义位计数器与一最无意义的位计数器同步。最无意义位之计数器系被程序化为一初始状态以及被配置以减少具有一时脉波之每一脉冲之一状态。当最无意义位之计数器而具有一零计数状态时，最无意义位之计数器提供一输出讯号。当最无意义位计数器而具有一零计数状态时，最有意义位之计数器减少且在最无意义位计数器而具有一零计数状态时，提供一输出讯号。当最无意义之位与最有意义的位计数器均具有一零计数状态时，一计数器输出脉冲系被产生，且高速计数器系被重置为初始状态。

主权项

1.一种可程序高速计数器，其包含：一时脉输入电路运作以接收一时脉讯号于一时脉输入节点；一最无意义位之计数器耦合该时脉输入节点，且运作以减少因应该时脉讯号之一最无意义位之计数值且提供一最无意义位之零态讯号于一最无意义位之输出节点；一最有意义位之计数器耦合该最无意义位之输出节点，且运作以减少因应该最无意义位之零计数值以减少一最有意义位之计数值，且提供一最有意义位之零态讯号于一最有意义位之输出节点；一计数输入电路被配置以接收一计数值，其包含最无意义位以及最有意义的位，该计数输入电路运作以使用该最无意义的位来程序化该最无意义的位计数器以及使用该最有意义的位来程序化该最有意义的位计数器；以及一计数器输出电路运作以提供一时脉脉冲于一计数器输出节点，以因应于该最无意义的位零态讯号以及该最有意义的位零态讯号。