发明名称 耦合半导体试验装置和被试验半导体装置的接口电路
摘要 该接口电路(20)具有n个缓冲电路(23.1~23.n)、在从测试器1向n个DUT(27.1~27.n)提供信号时,连接测试器1的外部插头14和n个缓冲电路(23.1~23.n)的输入节点,同时将n个缓冲电路(23.1~23.n)的输出节点分别连接到n个DUT(27.1~27.n),在测定n个DUT(27.1~27.n)的电压-电流特性时,将n个DUT(27.1~27.n)逐个依次与测试器(1)的外部插头(14)连接规定时间的开关组(22、23.1~23.n、24.1~24.n、25.1~25.n)。从而,可以使测试器(1)的同时测试个数成为n倍,可以降低成本和提高测试精度。
申请公布号 CN1508556A 申请公布日期 2004.06.30
申请号 CN03154681.1 申请日期 2003.08.25
申请人 株式会社瑞萨科技 发明人 杉本胜;船仓辉彦;长泽秀和
分类号 G01R31/26;G01R31/28 主分类号 G01R31/26
代理机构 中国专利代理(香港)有限公司 代理人 程天正;王忠忠
主权项 1.一种耦合半导体试验装置和多个被试验半导体装置的接口电路,具有多个缓冲电路,各缓冲电路分别与所述多个被试验半导体装置对应设置,各缓冲电路的输入节点相互连接,各缓冲电路将所述半导体试验装置的输出信号传送给对应的被试验半导体装置。
地址 日本东京都