发明名称 半导体存储设备
摘要 多个虚位线与多个位线对一起布置在存储单元阵列中。在选择性地驱动与位线对连接的存储单元时,定时控制电路根据多个虚位线中的信号变化控制驱动操作的定时,由此检测出存储单元阵列中的多个位置的工艺偏差的影响。因此,与使用一个虚位线的情况相比,能够进一步减少工艺偏差对半导体存储设备的操作的影响。
申请公布号 CN1508807A 申请公布日期 2004.06.30
申请号 CN200310115760.9 申请日期 2003.11.28
申请人 富士通株式会社 发明人 吉田胜哉
分类号 G11C11/413;G11C7/12 主分类号 G11C11/413
代理机构 北京三友知识产权代理有限公司 代理人 李辉
主权项 1.一种半导体存储设备,根据由外部输入的输入信号选择性地驱动存储单元,以输出数据或者输入输出数据,所述半导体存储设备包括:存储单元阵列,其具有彼此相邻布置的多个虚位线和多个位线、相互不同的分别连接到所述多个虚位线的虚存储单元、和相互不同的分别连接到所述多个位线的存储单元;和定时控制电路,用于在选择性地驱动连接到所述位线的存储单元时,根据通过所述多个虚位线施加的信号控制驱动操作的定时。
地址 日本神奈川县川崎市