发明名称 积体电路基板柱状凸块成型方法
摘要 一种积体电路基板柱状凸块成型方法。为提供一种准确控制晶片与基板间间距、填胶容易、产品合格率高、成本低的积体电路基板的制造方法,提出本发明,它包括藉以电镀法镀出铜线路、涂布适当高度的接合遮蔽物、在接合遮蔽物对应于铜线路位置处开口、并将其底部的铜镀高、再于其最上层镀以锡铅合金融接金属及移除接合遮蔽物,于积体电路基板成型柱状凸块。
申请公布号 CN1156204C 申请公布日期 2004.06.30
申请号 CN00124410.8 申请日期 2000.09.04
申请人 华泰电子股份有限公司 发明人 谢文乐;庄永成;黄宁;陈慧萍;蒋华文;张衷铭;涂丰昌;黄富裕;张轩睿;胡嘉杰
分类号 H05K3/00 主分类号 H05K3/00
代理机构 北京三友知识产权代理有限公司 代理人 刘领弟
主权项 1、一种积体电路基板柱状凸块成型方法,它包括:步骤一在母板上以电镀法镀出铜线路,形成基板;其特征在于:步骤二于母板上覆盖一层接合遮蔽物,其高度为所需柱状凸块的高度;步骤三于接合遮蔽物对应于铜线路位置开设开口;步骤四以电镀技术于遮蔽物开口处的铜线路上电镀纯铜,以于开口处成型柱状纯铜;步骤五在柱状纯铜顶部电镀锡铅合金融接金属,以成型锡铅合金融接金属层,并使其与接合遮蔽物等高;步骤六移除接合遮蔽物,便于积体电路基板成型柱状凸块。
地址 台湾省高雄市