发明名称 |
膜状复合结构体及其制造方法 |
摘要 |
在由半导体单晶衬底等构成的半导体层1上形成了厚度为20nm以下的金属层2。金属层2具有与半导体层1直接相接的第1区域A和在与半导体层1之间介入了由绝缘体、与金属层2不同的金属或与半导体层1不同的半导体构成的、且厚度为10nm以下的中间层3的第2区域B。第1区域A与第2区域B的肖特基电流以及肖特基势垒高度不同。该各区域A、B都有纳米级的大小,而且各区域A、B内的各界面分别具有实际上均匀的电位势垒。这样的膜状复合结构体对实现纳米级的半导体元件的微细化及新的功能元件等有贡献。 |
申请公布号 |
CN1156012C |
申请公布日期 |
2004.06.30 |
申请号 |
CN97181513.5 |
申请日期 |
1997.12.03 |
申请人 |
科学技术振兴事业团;株式会社东芝 |
发明人 |
三浦忠男;田中俊一郎;角谷透 |
分类号 |
H01L29/06;H01L29/66;H01L29/812 |
主分类号 |
H01L29/06 |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
杨凯;叶恺东 |
主权项 |
1.一种高集成化元件用膜状复合结构体,其特征在于: 具备: 在表面上具有所希望宽度的半导体单晶衬底; 在上述半导体单晶衬底的上述表面上形成的厚度为大于0和小于 20nm的金属层;以及 中间层,根据希望的元件图形,该中间层部分地介入于上述半导 体单晶衬底与上述金属层之间,而且由绝缘体、与上述金属层不同的 金属或与上述半导体单晶衬底不同的半导体构成,并且厚度为大于0 和小于10nm,在上述半导体单晶衬底上作为最大直径为大于0和小于 100nm的岛状体或宽度为大于0和小于100nm的带状体而形成; 上述金属层具有与上述半导体单层衬底直接相接,并且具有均匀 的第1肖特基势垒高的第1区域和将上述中间层介入于与上述半导体 单层衬底之间的、具有与上述第1肖特基势垒高度不同、并且均匀的 第2肖特基势垒高度的第2区域。 |
地址 |
日本琦玉县 |