| 发明名称 |
PROCEDE ET DISPOSITIF ET DECODAGE ET D'AFFICHAGE EN MARCHE ARRIERE D'IMAGES MPEG, CIRCUIT PILOTE VIDEO ET BOITIER DECODEUR INCORPORANT UN TEL DISPOSITIF |
| 摘要 |
<P>Un procédé de décodage et d'affichage en marche arrière d'images d'un flux de données d'images compressées selon la norme MPEG utilisant un nombre déterminé N de mémoires de trame adaptées chacune pour stocker une image décodée, où N est un nombre entier supérieur ou égal à 4, applique des règles de sélection d'une mémoire de trame (5) lorsqu'une mémoire de trame doit être écrasée pour permettre le stockage d'une nouvelle image à décoder.</P>
|
| 申请公布号 |
FR2849332(A1) |
申请公布日期 |
2004.06.25 |
| 申请号 |
FR20020016328 |
申请日期 |
2002.12.20 |
| 申请人 |
STMICROELECTRONICS SA |
发明人 |
ROELENS FREDERIC |
| 分类号 |
H04N5/76;G11B20/10;G11B27/10;H04N5/781;H04N5/783;H04N5/85;H04N5/92;H04N7/08;H04N7/081;H04N7/32;H04N9/804;(IPC1-7):H04N7/32;H04N7/167 |
主分类号 |
H04N5/76 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
