半导体存储装置

摘要

本发明可提供对不同存储单元阵列中存在的存储单元可同时进行存取的单芯片结构的半导体存储装置。都设置有第1端口用字线WL1的1端口存储单元阵列11和2端口存储单元阵列12在单芯片上混合配置，构成半导体存储装置。通过用行解码器16从多根第1端口用字线WL1选择任一字线并使之为激活状态，可以对1端口存储单元阵列11及2端口存储单元阵列12的各自的存储单元同时进行存取。通过用行解码器18从多根第2端口用字线WL2选择任一字线并使之为激活状态，可以单独对2端口存储单元阵列12进行存取。

主权项

1.一种半导体存储装置，具有第1及第2存储单元阵列，上述第1存储单元阵列包括：跨过多行而配置成至少一列的多个第1存储单元；以行为单位连接到上述多个第1存储单元的多根第1字线，上述第2存储单元阵列包括：矩阵状配置的多个第2存储单元；以行为单位连接到上述多个第2存储单元的多根第2字线；以行为单位连接到上述多个第2存储单元，且与上述多个第1存储单元都不连接的多根第3字线；以列为单位与上述多个第2存储单元对应设置，可对上述多根第2字线中的选择状态的第2字线所连接的第2存储单元进行存取的多个第1位线；以列为单位与上述多个第2存储单元对应设置，可对上述多根第3字线中的选择状态的第3字线所连接的第2存储单元进行存取的多个第2位线；上述半导体存储装置还包括：第1行解码器，根据第1地址信号使上述多根第1字线的任一字线及上述多根第2字线的任一字线同时为选择状态。