| 主权项 |
1.一种有限场GF(2m)之幂次和运算电路,用以对复数个多项式之系数进行运算,使获得幂次和运算结果,该幂次和运算电路系包含:一初値控制器,用以输出一初始値;复数个运算电路,电连接于该初値控制器,该等运算电路皆具有一第一输入端、一第二输入端及一第三输入端、一第一输出端及一第二输出端,其中该等运算电路系分别包含:一运算单元,系将该初値控制器所输入之该初始値与该第一输入端、该第二输入端及该第三输入端输入之系数进行数位逻辑运算,使该等运算电路各获得一第一运算値;一第一延迟电路,电连接于该运算单元及该第一输出端,用以将该第一运算値延迟一运算时间后,将该第一运算値经由该等运算电路之该第一输出端输出;以及一第二延迟电路,电连接于该运算单元及该第二输出端,用以将该第一输入端所输入之系数延迟一运算时间后,再重新将该系数由该第二输出端输入该运算单元;其中该复数个运算电路中两两运算电路之间的关系为:一第二运算电路电连接于一第一运算电路之该第三输入端,而该第二运算电路之该第一运算値藉由该第一输出端传送至该第一运算电路之该第三输入端,而该第一运算电路之该第一运算値系由该第一输出端输出,依此方式至复数个运算电路运算结束后,将与该初値控制器电连接之该运算电路之第一运算値取代该初値控制器之该初始値,进而再与该复数个运算电路之该第一输入端、该第二输入端及第三输入端输入之系数作数位逻辑运算,如此循环运算至一运算周期结束,即可获得该复数个多项式之幂次和运算结果。2.如申请专利范围第1项所述之幂次和运算电路,其中该初値控制器系用以使该幂次和运算电路符合初値定理。3.如申请专利范围第2项所述之幂次和运算电路,其中该初値控制器系由一第一控制序列CTRL1=01…1所控制,而该控制序列系由一个0及m-1个1所组成。4.如申请专利范围第3项所述之幂次和运算电路,其中该初値控制器系为一及闸。5.如申请专利范围第1项所述之幂次和运算电路,其中该复数个运算电路的数量系为该复数个多项式中多项次最多之项次,即m値。6.如申请专利范围第1项所述之幂次和运算电路,其中该运算单元系包含:复数个AND闸,皆具二输入,电连接于该第一输入端及该第二输入端,用以将该第一输入端及该第二输入端所输入之系数进行AND运算,进而输出复数个运算结果;一XOR闸,具复数个输入,电连接于该复数个AND闸之输出端及该第三输入端,用以将经该复数个AND闸所输出之复数个运算结果与该第三输入端所输入之系数进行XOR运算,进而获得该等运算値。7.如申请专利范围第1项所述之幂次和运算电路,其中该运算时间系为一时脉时间(Clock Time)。8.如申请专利范围第1项所述之幂次和运算电路,其中该幂次和运算电路更包含一多工器,其一端电连接于该第一输入端及该第二输出端,另一端电连接于该运算单元,于第一次运算时,用以将由该第一输入端所输入之该系数输入至该运算单元,于后续运算时,用以将该第二输出端之该系数输入至该运算单元。9.如申请专利范围第8项所述之幂次和运算电路,其中该多工器系由一第二控制序列所控制。10.如申请专利范围第1项所述之幂次和运算电路,其中该幂次和运算电路更包含一系数控制器,用以控制该第三输入端之系数输入。11.如申请专利范围第10项所述之幂次和运算电路,其中该系数控制器系由一第三控制序列所控制。12.如申请专利范围第10项所述之幂次和运算电路,其中该系数控制器系为一及闸。13.如申请专利范围第1项所述之幂次和运算电路,其中该运算周期系为m个时脉时间(m个ClockTime)。14.一种有限场GF(2m)之幂次和运算电路,用以对复数个多项式之系数进行运算,使获得幂次和运算结果,该幂次和电路系包含:一初値控制器,用以输出一初始値;一第一运算电路,电连接于该初値控制器,具有一第一输入端、一第二输入端及一第三输入端、一第一输出端及一第二输出端;一第二运算电路,电连接于该第一运算电路之该第三输入端,具有一第一输入端、一第二输入端及一第三输入端、一第一输出端及一第二输出端,而该等运算电路系分别包含:一运算单元,系将该初値控制器所输入之该初始値与该第一输入端、该第二输入端及该第三输入端输入之系数进行数位逻辑运算,使该等运算电路各获得一第一运算値;一第一延迟电路,电连接于该运算单元及该第一输出端,用以将该第一运算値延迟一运算时间后,将该第一运算値经由该等运算电路之该第一输出端输出;以及一第二延迟电路,电连接于该运算单元及该第二输出端,用以将该第一输入端所输入之系数延迟一运算时间后,再重新将该系数由该第二输出端输入该运算单元;其中该第二运算电路之该第一运算値藉由该第一输出端传送至该第一运算电路之该第三输入端,而该第一运算电路之该第一运算値系取代该初値控制器之该初始値,如此循环运算至一运算周期结束,即可获得该复数个多项式之幂次和运算结果。15.如申请专利范围第14项所述之幂次和运算电路,其中该初値控制器系用以使该幂次和运算电路符合初値定理。16.如申请专利范围第16项所述之幂次和运算电路,其中该初値控制器系由一第一控制序列CTRL1=01…1所控制,而该控制序列系由一个0及m-1个1所组成。17.如申请专利范围第17项所述之幂次和运算电路,其中该初値控制器系为一及闸。18.如申请专利范围第14项所述之幂次和运算电路,其中该运算单元系包含:复数个AND闸,皆具二输入,电连接于该第一输入端及该第二输入端;一XOR闸,具复数个输入,电连接于该复数个AND闸之输出及该第三输入端,用以使获得该等运算値。19.如申请专利范围第14项所述之幂次和运算电路,其中该运算时间系为一时脉时间(Clock Time)。20.如申请专利范围第14项所述之幂次和运算电路,其中该幂次和运算电路更包含一多工器,其一端电连接于该第一输入端及该第二输出端,另一端电连接于该运算单元,于第一次运算时,用以将由该第一输入端所输入之该系数输入至该运算单元,于后续运算时,用以将该第二输出端之该系数输入至该运算单元。21.如申请专利范围第20项所述之幂次和运算电路,其中该多工器系由一第二控制序列所控制。图式简单说明:第一图:其系习知技术之幂次和电路之结构示意图。第二图:其系本案有限场GF(2m)之幂次和运算电路较佳实施例之电路结构示意图。第三图:其系本案运算单元之电路结构示意图。 |
