| 主权项 |
1.一种垂直电晶体之闸极介电层与埋入带扩散区域,包括有:一半导体矽基底,包含有一深渠沟,且该深渠沟包含有一第一侧壁区域以及一第二侧壁区域;一第一领型介电层,系形成于该第一侧壁区域之表面上;一第二领型介电层,系形成于该第二侧壁区域之表面上;一导电层,系形成于该第一领型介电层与该第二领型介电层之开口内,其中该导电层之邻近于该第一侧壁区域未完全被该第一领型介电层覆盖,且该导电层之邻近于该第二侧壁区域完全被该第二领型介电层覆盖;一顶端绝缘层,系覆盖该导电层之表面;一埋入带扩散区域,系邻近于该导电层且形成于该第一侧壁区域之矽基底内;一闸极介电层,系形成于该顶端绝缘层上方之该第一侧壁区域的表面上;一隔绝层,系形成于该顶端绝缘层上方之该第二侧壁区域的表面上;以及一闸极层,系形成于该闸极介电层与该隔绝层之开口内;其中,该隔绝层之厚度大于该闸极介电层之厚度;以及其中,位于该第二侧壁区域上,该隔绝层以及下方之该顶端绝缘层与第二领型介电层构成为一隔离结构区域。2.如申请专利范围第1项所述之垂直电晶体之闸极介电层与埋入带扩散区域,其中该深渠沟之底部区域包含有一深渠沟电容器,系位于该第一领型介电层、该第二领型介电层以及该导电层之下方。3.如申请专利范围第2项所述之垂直电晶体之闸极介电层与理入带扩散区域,其中该深渠沟电容器包含有:一第一多晶矽层,系填满该深渠沟之下方区域;一离子掺杂扩散区,系形成于该深渠沟之下 方区域的矽基底内,且环绕该第一多晶矽层;以及一介电层,系形成于该深渠沟之下方区域的侧壁上,且夹设于该第一多晶矽层以及该离子掺杂扩散区之间。4.如申请专利范围第1项所述之垂直电晶体之闸极介电层与埋入带扩散区域,其中该第一、第二领型介电层系由氧化矽材质所构成。5.如申请专利范围第1项所述之垂直电晶体之闸极介电层与理入带扩散区域,其中该导电层包含有:一离子掺杂之第二多晶矽层,其中该第二多晶矽层之邻近于该第一侧壁区域未完全被该第一领型介电层覆盖,且该第二多晶矽层之邻近于该第二侧壁区域完全被该第二领型介电层覆盖;一第三多晶矽层,系形成于该第二多晶矽层之表面上,且覆盖该第一领型介电层之顶面。6.如申请专利范围第5项所述之垂直电晶体之闸极介电层与埋入带扩散区域,另包含有:一介面层,系形成于该第二多晶矽层之顶面上,且覆盖该第三多晶矽层之邻近于该第一侧壁区域的表面;7.如申请专利范围第6项所述之垂直电晶体之闸极介电层与埋入带扩散区域,其中该介面层系由氮化矽材质所构成。8.如申请专利范围第1项所述之垂直电晶体之闸极介电层与埋入带扩散区域,其中该顶端绝缘层系由氧化矽材质所构成。9.如申请专利范围第1项所述之垂直电晶体之闸极介电层与埋入带扩散区域,其中该闸极介电层系由氧化矽材质所构成。10.如申请专利范围第1项所述之垂直电晶体之闸极介电层与埋入带扩散区域,其中该隔绝层系由氧化矽材质所构成。11.如申请专利范围第1项所述之垂直电晶体之闸极介电层与埋入带扩散区域,其中该闸极层系由多晶矽材质所构成。12.一种垂直电晶体之闸极介电层与埋入带扩散区域之制作方法,包括有下列步骤:提供一半导体矽基底,包含有一深渠沟,且该深渠沟包含有一第一侧壁区域以及一第二侧壁区域;形成一第一领型介电层于该第一侧壁区域之表面上,同时形成一第二领型介电层于该第二侧壁区域之表面上;形成一第一导电层于该第一领型介电层与该第二领型介电层之开口内,且回蚀刻该第一导电层到达一预定高度;对该第一领型介电层进行一离子布植制程,以使该第一领型介电层之蚀刻速率大于该第二领型介电层之蚀刻速率;蚀刻去除部份之该第一领型介电层,以使该第一导电层之顶部凸出于该第一领型介电层之顶面,且暴露该第一导电层上方之第一侧壁区域的表面,其中该第二侧壁区域系被该第二领型介电层覆盖,则该第一导电层之邻近于该第二侧壁区域完全被该第二领型介电层覆盖;形成一第二导电层于该深渠沟内,以覆盖该第一导电层以及该第一领型介电层,其中该第二导电层之邻近于该第二侧壁区域完全被该第二领型介电层覆盖;形成一顶端绝缘层于该深渠沟内,以覆盖该第二导电层之表面;形成一埋入带扩散区域,系邻近于该第一导电层以及该第二导电层之该第一侧壁区域的矽基底内;形成一第一介电层于该顶端绝缘层上方之第一侧壁区域之表面上,同时形成一第二介电层于该顶端绝缘层上方之第二侧壁区域之该第二领型介电层之表面上;以及形成一第三导电层于该第一介电层与该第二介电层之开口内。13.如申请专利范围第12项所述之垂直电晶体之闸极介电层与埋入带扩散区域之制作方法,其中于形成该第一、第二领型介电层之前,另包含有下列步骤:形成一离子掺杂扩散区于该深渠沟之下方区域的矽基底内;形成一介电层于该深渠沟之下方区域的侧壁上;以及形成一第一多晶矽层,以填满该深渠沟之下方区域;其中,该离子掺杂扩散区环绕该第一多晶矽层,且该介电层夹设于该第一多晶矽层以及该离子掺杂扩散区之间。14.如申请专利范围第13项所述之垂直电晶体之闸极介电层与埋入带扩散区域之制作方法,其中该第一、第二领型介电层之制作方法包括下列步骤:进行热处理,于该第一多晶矽层上方之该深渠沟侧壁上长成一第一氧化矽层;沉积一第二氧化矽层于该第一氧化矽层表面上;以及去除该第一多晶矽层顶部之该第二氧化矽层;其中,堆叠于该第一侧壁区域之该第一氧化矽层以及该第二氧化矽层系构成该第一领型介电层,堆叠于该第二侧壁区域之该第一氧化矽层以及该第二氧化矽层系构成该第二领型介电层。15.如申请专利范围第14项所述之垂直电晶体之闸极介电层与埋入带扩散区域之制作方法,其中该第一导电层之制作方法包括下列步骤:沉积一离子掺杂之第二多晶矽层于该深渠沟内;对该第二多晶矽层进行化学机械研磨制程;以及回蚀刻该第二多晶矽层至一预定深度。16.如申请专利范围第12项所述之垂直电晶体之闸极介电层与埋入带扩散区域之制作方法,其中该离子布植制程系使用倾角角度(tilt angle)植入的方式,并利用钝性气体作为离子源。17.如申请专利范围第12项所述之垂直电晶体之闸极介电层与埋入带扩散区域之制作方法,其中该离子布植制程可使该第一领型介电层的表面材料结构松散化,进而使该第一领型介电层之蚀刻速率为该第二领型介电层之蚀刻速率的四~五倍。18.如申请专利范围第12项所述之垂直电晶体之闸极介电层与埋入带扩散区域之制作方法,其中于完成该第一导电层之后以及于形成该第二导电层之前,另包含有一步骤:形成一介面层于该第一导电层之顶面上,且覆盖该第二多晶矽层之邻近于该第一侧壁区域的表面,且暴露该第一领型介电层之顶面。19.如申请专利范围第18项所述之垂直电晶体之闸极介电层与埋入带扩散区域之制作方法,其中该介面层系由氮化矽材质所构成。20.如申请专利范围第15项所述之垂直电晶体之闸极介电层与埋入带扩散区域之制作方法,其中该第二导电层之制作方法包括下列步骤:沉积一无掺杂离子之第三多晶矽层于该深渠沟内,以覆盖该第二多晶矽层;对该第三多晶矽层进行化学机械研磨制程;回蚀刻该第三多晶矽层至一预定高度。21.如申请专利范围第12项所述之垂直电晶体之闸极介电层与埋入带扩散区域之制作方法,其中该顶端绝缘层为使用高密度电浆(HDP)沉积方法所形成之一氧化矽层。22.如申请专利范围第20项所述之垂直电晶体之闸极介电层与埋入带扩散区域之制作方法,其中该埋入带扩散区域之制作方法包括下列步骤:进行热扩散制程,则该第二多晶矽层内的掺杂离子可经由该第三多晶矽层至该第一侧壁区域之矽基底中。23.如申请专利范围第12项所述之垂直电晶体之闸极介电层与埋入带扩散区域之制作方法,其中该第一、第二介电层之制作方法包括下列步骤:进行热氧化制程,于该第一侧壁区域之暴露表面上长成一氧化矽层,同时于该第二侧壁区域之该第二领型介电层表面上形成一氧化矽层。24.如申请专利范围第12项所述之垂直电晶体之闸极介电层与埋入带扩散区域之制作方法,其中该第三导电层系由多晶矽材质所构成。图式简单说明:第1图显示习知垂直电晶体与深渠沟电容器之埋入带扩散区域的剖面示意图。第2图显示本发明之垂直电晶体之闸极介电层与埋入带扩散区域的剖面示意图。第3A~3H图显示本发明之垂直电晶体之闸极介电层与埋入带扩散区域的制造方法的剖面示意图。 |
