| 主权项 |
1.一种半导体记忆体装置的控制方法,用于执行连续存取作业,该控制方法包含:资料放大步骤,其中一句组线路被启动且数个记忆体胞元被连接至数条位元线路以放大资料;以及一行选择步骤,其中在该资料放大步骤之顺序后一行连接数条位元线路中之至少一位元线路与至少一资料线路;句组线路解除启动步骤,其中句组线路在满足下列条件(1)与(2)之一期间内被解除启动:(1)一期间在该数条位元线路之资料放大完成后的预设时机后发生;以及(2)在居先的电路行选择完成与在后的第二行选择开始间之非行选择期间。2.如申请专利范围第1项所述之半导体记忆体装置的控制方法,其中该预设时机根据以连续存取作业之启动开始的第一预设延迟时间或以该第一行选择之终止开始的第二延迟时间之其一被计时。3.如申请专利范围第2项所述之半导体记忆体装置的控制方法,其中该连续存取作业之启动对应于该句组线路之启动或该资料放大之开动。4.如申请专利范围第2项所述之半导体记忆体装置的控制方法,其中在该第一行选择于该资料放大完成后终止的情形中,该预设时机对应于该第一行选择终止的时间。5.如申请专利范围第1项所述之半导体记忆体装置的控制方法,其中有一猝发模态,其中根据起始行位址之行选择自动地依序被进行,且在该猝发模态下,该第一行选择为第N次的行选择,此处N为小于等于(猝发长度-1之数目。6.如申请专利范围第5项所述之半导体记忆体装置的控制方法,其中有一猝发模态,其中该第一行选择为第N次的行选择,此处N为等于(猝发长度-1)之数目。7.如申请专利范围第1项所述之半导体记忆体装置的控制方法,其中有一页模态,其中对应于每一行选择转移之行选择依序被进行,且在该页模态下,该预设时机对应于该资料放大被完成之时机。8.如申请专利范围第1项所述之半导体记忆体装置的控制方法,其中有一页模态,其中对应于每一行选择转移之行选择依序被进行,且在该页模态下,该第一行选择为在该连续存取作业中将首先被进行之行选择。9.如申请专利范围第1项所述之半导体记忆体装置的控制方法,其中该预设时机系根据在数条位元线路被侦测之电压位准或在具有负载构造等値于该等数条位元线路者之一监测位元线路被侦测之电压位准被决定。10.如申请专利范围第1项所述之半导体记忆体装置的控制方法,其中,在该连续存取作业对应于连续资料写入作业的情形中,在行位址群组中,至少一行位址对应于在该句组线路解除启动后被进行之行选择,且在写入资料群组中,至少一写入资料被取还至一暂时储存区域,以及在连续资料写入作业完成后,于为复新作业确保的时间区域中,复新作业未被进行之一部分时间区域被提供,使得额外的资料写入作业由该暂时储存区域至该等记忆体胞元至少之一被完成。11.如申请专利范围第10项所述之半导体记忆体装置的控制方法,其中该额外的资料写入作业为用于自该行位址群组依序选择行选择的连续存取作业。12.如申请专利范围第10项所述之半导体记忆体装置的控制方法,其中在该暂时储存区域被提供至少二组行位址与至少二组写入资料。13.一种半导体装置的控制方法,包含:句组线路启动步骤,其中一句组线路依照连续存取作业之开动要求被启动而分别连接数个记忆体胞元至数条位元线路;资料放大步骤,其中由该等数个记忆体胞元被读出至该等数条位元线路的数个资料被放大;资料存取开动步骤,其中连续存取作业藉由进行行选择用于在资料放大步骤中之放大位准到达预设位准后连接至少任一该等数条位元线路于至少一资料线路而被开动;句组线路解除启动步骤,其中该句组线路在资料放大步骤之放大作业被完成后被解除启动且在资料存取开动步骤中之行选择被解除启动;资料存取维持步骤,其中该行选择针对任一该等数条位元线路依序被进行而在句组线路解除启动步骤后维持该连续存取作业;以及预先充电步骤,用于藉由依照该连续存取作业之终止要求利用停止资料放大作业而启动该等数条位元线路。14.如申请专利范围第13项所述之半导体装置的控制方法,其中在该连续存取作业为连续资料写入作业之情形中,该控制方法进一步包含:暂时资料储存步骤,此在行位址群组中有至少一行位址,资料写入要求在该资料存取维持步骤中被产生,及在写入资料群组中,将在该等行位址群组之至少一行位址被写入的至少一写入资料暂时地被暂存;以及额外资料写入步骤,其中该写入资料群组被写入对应于暂时储存在时间区域内之行位址的记忆体胞元上用于复新作业,此复新作业在该连续存取作业之转移后不被进行。15.一种半导体记忆体装置,包含:数条位元线路,其每一条在一句组线路被启动时被连接至每一条个记忆体胞元;数个行选择段,其中每一该等数条位元线路各别地被选择;以及至少一资料线路透过至少任一该等数个行选择段被连接至至少任一该等数条位元线路;该半导体记忆体装置藉由依序地选择至少任一数个行选择段进行连续存取作业,其中该半导体记忆体装置进一步包含:一第一行选择段终止侦测器电路侦测事先被选择的第一行选择段之终止选择;一时机通知器段通知一期间,其为在该资料放大完成后且由事先被选择的第一行选择段之终止选择至在该第一行选择段完成后将被选择之一第二行选择段的开始选择为止;以及一句组线路解除启动电路,其在数个行选择段操作而没有一个被选择时依照来自时机通知器段之信号而变成有源的。16.如申请专利范围第15项所述之半导体记忆体装置,其中该时机通知器段包括下列二电路的至少之一,即一第一延迟电路,用于启动该连续存取作业之一启动信号或其同步信号被输入于此,或一第二延迟电路,来自该第一行选择终止侦测器电路之一侦测信号被输入于此。17.如申请专利范围第16项所述之半导体记忆体装置,其中用于启动该连续存取作业之该启动信号用于启动该句组线路之一启动信号或用于开动该资料放大之一开动信号的其中之一。18.如申请专利范围第16项所述之半导体记忆体装置,其中在该侦测信号系在资料放大完成后被输出的情形中,来自该第一行选择终止侦测器电路之该侦测信号被定义为在该时机通知器段被产生之通知信号。19.如申请专利范围第15项所述之半导体记忆体装置,其中该半导体记忆体装置被配备猝发模态,其中该等行选择段之一在依照起始行位址之一起始行选择段的选择前依序被选择,且该第一行选择终止侦测器电路将在N次选择内被选择之一行选择段视为该第一行选择段,此处N为小于等于(猝发长度-1)之数目。20.如申请专利范围第19项所述之半导体记忆体装置,其中该第一行选择段为在第N次选择被选择之一行选择段,此处N为等于(猝发长度-1)之数目。21.如申请专利范围第15项所述之半导体记忆体装置,其中该半导体记忆体装置被配备页模态,其中每一行选择段依序对应于每一行位址,且该时机通知器段通知该资料放大之终止。22.如申请专利范围第15项所述之半导体记忆体装置,其中该半导体记忆体装置被配备页模态,其中每一行选择段依序对应于每一行位址,且该第一行选择终止侦测器将该连续存取作业中首先被选择之一行选择段视为该第一行选择段。23.如申请专利范围第15项所述之半导体记忆体装置,其中该时机通知器段包括一位元线路电压监测段,其侦测该等数条位元线路之电压位准或具有等値于该等数条位元线路之负载构造的一监测器位元线路之电压位准。24.如申请专利范围第15项所述之半导体记忆体装置,其中在该连续存取作业对应于连续资料写入作业之情形中,该半导体记忆体装置进一步包含位址暂存器群组,其储存行位址群组中对应于在该句组线路解除启动后至少一行选择段之选择要求的至少一行位址,与包含至少一写入资料暂存器群组,以及在该连续资料写入作业终止后用于复新作业所确保的一时间区域内,额外的资料写入作业藉由自该位址暂存器群组与该写入资料暂存器群组选择对应的行位址与写入资料而就该等记忆体胞元被进行。25.如申请专利范围第24项所述之半导体记忆体装置,其中该位址暂存器群组与该写入资料暂存器群组分别被提供至少二组行位址与至少二组写入资料。图式简单说明:第1图为连续存取作业之作业波形图,用于说明本发明之原理;第2图为一电路方块图,显示被导向于一第一实施例之半导体记忆体装置的资料输入/输出路径;第3图显示被导向于该第一实施例之预先充电控制段的特殊例之电路方块图;第4图显示被导向于该第一实施例之一作业波形图;第5图显示被导向于一第二实施例之预先充电控制段的电路方块图;第6图显示被导向于一第三实施例之预先充电控制段的电路方块图;第7图显示被导向于该第三实施例之位元线路电压监测电路的电路图;第8图为一作业波形图,显示非同步记忆体之页作业(正常作业);第9图为一作业波形图,显示非同步记忆体之页写入作业的最近写入功能(第四实施例);第10图为一作业波形图,显示非同步记忆体之猝发作业(正常作业);第11图为一作业波形图,显示非同步记忆体之猝发写入作业的最近写入功能(第五实施例);第12图为一电路方块图,显示被导向于相关技艺之半导体记忆体装置的资料输入/输出路径;第13图为一作业波形图,显示被导向于相关技艺之连续存取作业;第14图为一资料输入/输出路径之电路图,其中相关技艺之预先充电期间被切短;以及第15图为第14图之作业波形图。 |
