| 主权项 |
1.一种晶圆基座(pedestal),适用于一电浆反应室中承载一半导体晶圆,包含:一绝缘本体,具有一第一宽度;以及一导体层,具有不大于该第一宽度的一第二宽度,且该第二宽度不小于该半导体晶圆的直径,而该导体层系埋设于该绝缘本体中。2.如申请专利范围第1项所述之晶圆基座,其中该绝缘本体更包含一顶盖层与一基底层,该导体层系位于该顶盖层与该基底层之间。3.如申请专利范围第2项所述之晶圆基座,其中该基底层更包含一凹槽,该凹槽具有该第二宽度,且该导体层位于该凹槽之宽度范围内,而该顶盖层覆盖于该顶盖层与该基底层上。4.如申请专利范围第1项所述之晶圆基座,其中该绝缘本体为二氧化矽。5.如申请专利范围第1项所述之晶圆基座,其中该绝缘本体大体为圆柱形。6.如申请专利范围第1项所述之晶圆基座,其中该导体层为钛。7.如申请专利范围第2项所述之晶圆基座,其中该顶盖层为石英。8.如申请专利范围第2项所述之晶圆基座,其中该基底层为二氧化矽。9.如申请专利范围第1项所述之晶圆基座,其中该半导体晶圆包含一直径大体为8英寸的半导体晶圆。10.如申请专利范围第1项所述之晶圆基座,其中该第一宽度大体为9英寸。11.如申请专利范围第1项所述之晶圆基座,其中该第二宽度为8英寸~9英寸。12.如申请专利范围第1项所述之晶圆基座,其中该第二宽度大体为210mm。13.如申请专利范围第1项所述之晶圆基座,其中该半导体晶圆包含一直径大体为12英寸的半导体晶圆。14.如申请专利范围第1项所述之晶圆基座,其中该第一宽度大体为13英寸。15.如申请专利范围第1项所述之晶圆基座,其中该第二宽度为12英寸~13英寸。16.如申请专利范围第1项所述之晶圆基座,其中该第二宽度大体为310mm。17.一种电浆制程,包含:提供一电浆反应室与一半导体晶圆,其中该电浆反应室包含一晶圆基座,且该晶圆基座包含一绝缘本体与一导体层,且该导体层具有不大于该第一宽度的一第二宽度,且该第二宽度不小于该半导体晶圆的直径,而该导体层系埋设于该绝缘本体中;一入料步骤,将该半导体晶圆置于该晶圆基座上,且该半导体晶圆在该晶圆基座上的位置系包含于该导体层正上方之区域;以及以该电浆反应室产生一气体电浆,轰击该半导体晶圆。18.如申请专利范围第17项所述之电浆制程,其中该绝缘本体更包含一顶盖层与一基底层,该导体层系位于该顶盖层与该基底层之间。19.如申请专利范围第18项所述之电浆制程,其中该基底层更包含一凹槽,该凹槽具有该第二宽度,且该导体层位于该凹槽之宽度范围内,而该顶盖层覆盖于该顶盖层与该基底层上。20.如申请专利范围第17项所述之电浆制程,其中该绝缘本体为二氧化矽。21.如申请专利范围第17项所述之电浆制程,其中该绝缘本体大体为圆柱形。22.如申请专利范围第17项所述之电浆制程,其中该导体层为钛。23.如申请专利范围第18项所述之电浆制程,其中该顶盖层为石英。24.如申请专利范围第18项所述之电浆制程,其中该基底层为二氧化矽。25.如申请专利范围第17项所述之电浆制程,其中该半导体晶圆包含一直径大体为8英寸的半导体晶圆。26.如申请专利范围第17项所述之电浆制程,其中该第一宽度大体为9英寸。27.如申请专利范围第17项所述之电浆制程,其中该第二宽度为8英寸~9英寸。28.如申请专利范围第17项所述之电浆制程,其中该第二宽度大体为210mm。29.如申请专利范围第17项所述之电浆制程,其中该半导体晶圆包含一直径大体为12英寸的半导体晶圆。30.如申请专利范围第17项所述之电浆制程,其中该第一宽度大体为13英寸。31.如申请专利范围第17项所述之电浆制程,其中该第二宽度为12英寸~13英寸。32.如申请专利范围第17项所述之电浆制程,其中该第二宽度大体为310mm。图式简单说明:第1图为一剖面示意图,系显示一传统的晶圆基座100在一电浆反应室200的作动情形。第2图为一俯视图,系显示传统的晶圆基座100之俯视图。第3图为一示意图,系显示半导体晶圆10在第1图所绘示的电浆制程中,其边缘被蚀刻掉的厚度远超过预定蚀刻厚度値的问题。第4图为一电子显微镜照片,系显示第1图所绘示的电浆制程中,半导体晶圆10的侧缘受到不正常的蚀刻,而使半导体晶圆10中的矽逸出而产生的富矽粒子。第5图为一示意图,系显示以能量分散光谱仪(EDS)分析第4图中所显示的富矽粒子成分中所含的元素之组成之结果。第6图为一剖面示意图,系显示本发明之晶圆基座600在一电浆反应室200'的作动情形。第7A~7B图为一系列之计数管制图,系显示实施第1图之习知技术以及本发明之晶圆基座及使用该晶圆基座之电浆制程之后,在发明申请人之生产线上,分别对半导体晶圆10与半导体晶圆20检测其落尘量之结果。第8图为一示意图,系显示使用本发明之晶圆基座600的电浆制程对半导体晶圆20的蚀刻厚度。 |
