| 主权项 |
1.一种快闪记忆体之平行双轨使用方法,其主要以多组各自独立的资料滙流排,对快闪记忆体做资料的搬运,当将要读写的资料是多笔区段(Sector)的情况下,管理者每次会以多个页区块(Page)为单位对快闪记忆体做读或写的动作,因此,若硬体架构下有数个独立的资料滙流排,则控制端就一次以数个页区块(Page)为单位对快闪记忆体做读或写的动作。2.如申请专利范围第1项所述是一种快闪记忆体之平行双轨使用方法,其中在平行双轨加上交错执行的架构底下为必需进一步使用两颗以上的快闪记忆体。3.如申请专利范围第2项所述之快闪记忆体之平行双轨使用方法,其中在平行双轨加上交错执行的架构底下,因为利用一颗以上的快闪记忆体共同来管理,交错执行的使用快闪记忆体,以减少等待忙碌状态的时间,而同时拥有各自独立的多组资料滙流排,对资料做搬运,故,在同一时间里,控制端所能搬运的资料会是习用搬运法的好几倍。4.如申请专利范围第2项所述之快闪记忆体之平行双轨使用方法,其中在平行双轨加上交错执行的架构底下,再进一步配合上使用母/子的观念,在写入资料时控制端不需要一直重复的对快闪记忆体做搬动及抹除的动作,即可延长快闪记忆体的使用寿命,且可提升快闪记忆体写入资料的速度。5.如申请专利范围第2项所述之快闪记忆体之平行双轨使用方法,其中在平行双轨加上交错执行的架构底下,进一步增加运用Copy Back的指令来将资料暂存于缓冲器(Buffer),得以降低等待忙碌状态,缩短资料搬动的时间。6.如申请专利范围第1项所述之快闪记忆体之平行双轨使用方法,其中该平行双轨使用方法来管理快闪记忆体的架构为适用于任何主机端(Host)的装置(如USB1.1系列的随身碟、读卡机、USB2.0系列的随身碟、读卡机或IDE/PCMCIA介面卡。图式简单说明:第一A图 系为习用技术为写两笔资料至区块0的页区块3之步骤图(一)。第一B图 系为习用技术为写两笔资料至区块0的页区块3之步骤图(二)。第一C图 系为习用技术为写两笔资料至区块0的页区块3之步骤图(三)。第一D图 系为习用技术为写两笔资料至区块0的页区块3之步骤图(四)。第一E图 系为习用技术为写两笔资料至区块0的页区块3之步骤图(五)。第一F图 系为习用技术为写两笔资料至区块0的页区块3之步骤图(六)。第二A图 系为描述利用母/子的观念架构写两笔资料至区块0的页区块3之步骤图(一)。第二B图 系为描述利用母/子的观念架构写两笔资料至区块0的页区块3之步骤图(二)。第二C图 系为描述利用母/子的观念架构写两笔资料至区块0的页区块3之步骤图(三)。第二D图 系为描述利用母/子的观念架构写两笔资料至区块0的页区块3之步骤图(四)。第二E图 系为描述利用母/子的观念架构写两笔资料至区块0的页区块3之步骤图(五)。第二F图 系为描述利用母/子的观念架构写两笔资料至区块0的页区块3之步骤图(六)。第二G图 系为描述利用母/子的观念架构写两笔资料至区块0的页区块3之步骤图(七)。第三图 系为描述只用两颗快闪记忆体及只考虑交错执行的状况及架构流程图。第四A图 系为描述利用本发明之平行双轨的使用方式同时对2颗快闪记忆体做读取之流程图。第四B图 系为描述利用本发明之平行双轨的使用方式同时对2颗快闪记忆体做写入之流程图。第五A图 系为描述快闪记忆体经交错执行管理之I＿区块(Block)里I＿区页(Page)的分配。第五B图 系为描述快闪记忆体经交错执行管理之I＿区域(Zone)里I＿区块(Block)的分布。第六A图 系为描述加入Copy Back指令之新的管理方式的「实体」位置分布图(一)。第六B图 系为描述加入Copy Back指令之新的管理方式的「实体」位置分布图(二)。第七图 系为本发明之描述主机端至快闪记忆体读取资料的处理流程图。第八图 系为本发明之描述主机端写入资料至快闪记忆体的处理流程图。 |
