| 主权项 |
1.一种使用一组字线来存取一列记忆体单元之装置,其包含:一列记忆体单元,包含一第一记忆体单元及一第二记忆体单元;一组字线,其系耦合到该列,且包含一字线,以便从该第二记忆体单元独立选取该第一记忆体单元;及感测电路,以感测在响应来自该第一记忆体单元电荷的一第一位元线信号与耦合到第二记忆体单元的一第二位元线参考之间的差。2.如申请专利范围第1项之装置,其中该列包含相邻记忆体单元,且耦合到不同传导层的位元线。3.如申请专利范围第2项之装置,其中该等相邻记忆体单元包含一记忆体单元,且该记忆体单元是耦合到在相邻于一记忆体单元的第三金属层中的位元线,且该记忆体单元是耦合到一第一金属层的位元线。4.如申请专利范围第1项之装置,其中该列包含超过一动态随机存取记忆体单元。5.如申请专利范围第1项之装置,其中该列包含一排的记忆体单元阵列,其中每列是耦合到一独立组的字线,且每栏是耦合到一独立位元线。6.如申请专利范围第1项之装置,其中该组字线包含两特征大小间距。7.如申请专利范围第1项之装置,其中该组字线包含:一第一字线,其系耦合到两群的四个记忆体单元与一群的八个记忆体单元;及一第二字线,其系耦合到两群的八个记忆体单元,其中该等两群的入个记忆体单元是由一群的八个记忆体单元分开。8.如申请专利范围第1项之装置,其中该组字线包含经由一实质非传导层而从一第二字线分开的该字线。9.如申请专利范围第1项之装置,其中该组字线包含在金属层的一字线。10.如申请专利范围第1项之装置,其中该组字线包含在该第一记忆体单元与该第二记忆体单元之间的一垂直扭曲。11.如申请专利范围第1项之装置,其中该电路包含一感测放大器,以便将结合第一位元线电荷的一预充电电荷与在第二位元线上的预充电电荷相比较。12.如申请专利范围第1项之装置,其中该电路包含用以实质同时评估耦合到字线的相邻记忆体单元的电路。13.如申请专利范围第1项之装置,其中该电路包含位在四分之一间距的感测放大器。14.一种使用一组字线来存取一列记忆体单元之方法,其包含:将一第一电压施加到一第一字线,以便在一列记忆体单元的非选择记忆体单元的一电荷储存元件与耦合到该非选择记忆体单元的一第一位元线之间维持一实质非传导性障碍;将一第二电压施加到一第二字线,以便在别的选择记忆体单元的电荷储存元件与一第二位元线之间提供一实质传导路径;及将该第一位元线的电荷位准与第二位元线的电荷位准相比较。15.如申请专利范围第14项之方法,其进一步包含输出反应该比较而选取的一电压。16.如申请专利范围第14项之方法,其中该施加一第一电压包含从耦合到记忆体单元列的一组字线来选取耦合到该非选择记忆体单元的字线。17.如申请专利范围第14项之方法,其中该施加一第二电压包含:选取耦合到该列的一组字线;及从该组字线选取该第二字线。18.如申请专利范围第14项之方法,其中该比较包含将来自结合该第二位元线预充电电荷的选择记忆体单元的电荷储存元件的一电荷与在该第一位元线上的一预充电电荷相比较。19.如申请专利范围第18项之方法,其中该比较包含透过将一电压施加到该第二位元线及将一对应电压施加到该第一位元线而将一电压写回到该第二记忆体单元。20.一种使用一组字线来存取一列记忆体单元之系统,共包含:一核心;及一记忆体装置,其包含一列记忆体单元,其包含一第一记忆体单元及一第二记忆体单元;一组字线,其系耦合到该列,且包含一字线,以从该第二记忆体单元来独立选取该第一记忆体单元;及输出电路,以输出在反应来自该第一记忆体单元电荷的第一位元线上的一信号与耦合到该第二记忆体单元的第二位元线的一参考信号之间的差。21.如申请专利范围第20项之系统,其进一步包含:一记忆体控制器,其系耦合到该记忆体装置;及静态随机存取记忆体,其系耦合到该记忆体控制器与该记忆体装置,以时常储存存取的资料。22.如申请专利范围第20项之系统,其中该列包含耦合到在不同传导层中位元线的相邻记忆体单元。23.如申请专利范围第20项之系统,其中该记忆体装置包含动态存取记忆体,且该组字线包含两特征大小间距。24.如申请专利范围第20项之系统,其中该电路包含位在四分之一间距的感测放大器。25.一种使用一组字线来存取一列记忆体单元之系统,其包含:以栏与列配置的一组动态随机存取记忆体单元,其包含一列,其具有独立选择群的记忆体单元;及一组字线,其系耦合到该列,且该列包含每个可独立选择群的一字线;及一感测放大器,其系耦合到该列,以感测一可独立选择群,并且输出对应该可独立选择群的一记忆体单元电荷的电压;更新电路,以更新该排记忆体单元;及取回电路,其系耦合到该排记忆体单元,以便从该该排记忆体单元取回资料。26.如申请专利范围第25项之系统,其中该列包含相邻记忆体单元,且该等相邻记忆体单元系耦合到不同传导层的位元线。27.如申请专利范围第25项之系统,其中该感测放大器包含感测电路,以透过将耦合到该可独立选择群的一信号位元线上的电荷位准与耦合到一第二可独立选择群的一位元线上的电荷位准相比较来感测该记忆体单元。28.一种包含使用一组字线来存取一列记忆体单元之指令之机器可读媒体,当机器执行该等指令时,可使该机器执行操作,该机器可读媒体包含:将一第一电压施加到一第一字线,以便在一列记忆体单元的非选择记忆体单元的一电荷储存元件与耦合到该非选择记忆体单元的一第一位元线之间维持一实质非传导性障碍;将一第二电压施加到一第二字线,以便在别的选择记忆体单元的电荷储存元件与一第二位元线之间提供一实质传导路径;及将该第一位元线的充电位准与第二位元线的充电位准相比较。29.如申请专利范围28项之机器可读媒体,其中该施加一第二电压包含:选取耦合到该列的一组字线;及从该组字线选取该第二字线。30.如申请专利范围28项之机器可读媒体,其中该比较包含透过将一电压施加到该第二位元线及将一对应电压施加到该第一位元线而将一电压写回到该第二记忆体单元。图式简单说明:图1系描述包含嵌入的多重字线记忆体之一处理器,且经由一滙流排而耦合到一多重字线记忆体。图2系描述多重字线记忆体的一具体实施例。图3系描述多重字线记忆体的一具体实施例。图4系描述存取多重字线记忆体的一具体实施例流程图。图5系描述包含指令以存取多重字线记忆体的一机器可读媒体。图6a描述一水平变化的具体实施例。图6b系描述一垂直扭曲的具体实施例。 |
