| 主权项 |
1.一种用以驱动一传输线路之数位线路驱动电路(1 ),其含有一信号输入端,用以接收一数位式输入信 号(Di,Dib),以及一信号输出端,用以根据该数位式输 入信号(Di,Dib)输出一数位式输出信号;根据一模式 选择信号,该数位线路驱动电路(1)用来提供一频应 预矫操作模式,其中提供具有该频应预矫之数位式 输出信号(Di,Dib),以及一个不含频应预矫信号成份 之操作模式信号; 该数位线路驱动电路(1)亦包含: 一信号处理部份(2),用以接收该数位式输入信号(Di ,Dib)以及该模式选择信号,并依据该数位式输入信 号(Di,Dib)和该模式选择信号输出一或多个控制信 号(S2;A,B,C,D); 一输出级(3),用以接收该一或多个控制信号(S2;A,B,C ,D),并依据该一或多个控制信号输出该输出信号( OUTP、OUTN); 其中该输出级(3)包含: 一参考信号产生部份(31),用以产生m个特殊参考信 号准位(S32;Vph,Vrh,Vrl,Vpl),m値为大于2之一整数;及 一信号转换部份(32),用以接收该一或多个控制信 号(S2;A,B,C,D)以及由该参考信号产生部份(31)输出之 参考信号准位(S32;Vph,Vrh,Vrl,Vpl),并依据该一或多个 控制信号之控制选择相关之参考信号准位与该信 号输出端耦合,以便产生并输出该输出信号(OUTP, OUTN)。2.如申请专利范围第1项之数位线路驱动电 路(1),其中该数位输入信号(Di,Dib)含有n个信号准位 ,n为大于1之一整数;且其中之数位输出信号(OUTP, OUTN)在以第一操作模式操作时,有n个信号准位,以 第二操作模式操作时则有m个准位,其中之m为大于n 之一整数。3.如申请专利范围第1或第2项之数位线 路驱动电路(1),包含: 一延迟电路(21),用以将该数位输入信号(Di,Dib)延迟 一预定延迟时间(T),并输出二延迟后信号(Dd,Ddb); 及 一闸路部份,包括复数个逻辑间(23,24,25,26,27,28,29,30 )用以接收并处理该数位输入信号(Di,Dib)和该延迟 后信号(Dd,Ddb),以及产生该一或多个控制信号(S2;A,B ,C,D)。4.如申请专利范围第3项之数位线路驱动电 路(1),其中该闸路部份也可用以接收该操作模式选 择信号(Pe)。5.如申请专利范围第1项之数位线路驱 动电路,其中该参考信号产生部份包含: 一参考电压提供部份(310),用以输出复数个参考电 压(S31;Vrph,Vrrh,Vrrl,Vrpi),及 一阻抗转换部份(311),包含复数个阻抗转换电路,用 以接收该复数个参考电压(S31;Vrph,Vrrh,Vrrl,Vrpl),并 响应该等参考电压产生该m个信号(S32;Vph,Vrh,Vrl,Vpl) 。6.如申请专利范围第1项之数位线路驱动电路(1), 该电路另亦包括一电流制衡部份(312),用以接收该 一或多个控制信号(S2;A,B,C,D),并依随该等控制信号 之控制产生电流,用以平衡该数位线路驱动电路(1) 之供电电流。7.如申请专利范围第6项之数位线路 驱动电路(1),其中该电流制衡部份(312)包括复数个 接受该一或多个控制信号(S2;A,B,C,D)控制之转换开 关电路(3121,3122,3123),以选择性方式在各阻抗转换 电路(3111,3112,3113,3114)之各预定输出端之间提供连 接,该连接端具有预定之阻抗値(Rpr,Rpp)。8.如申请 专利范围第7项之数位线路驱动电路(1),其中各转 换开关装置(3121,3122,3123)包含也提供该等阻抗値( Rpr,Rpp)之MOS电晶体。9.如申请专利范围第5项之数 位线路驱动电路,其中各阻抗转换电路包含一操作 放大器电路(3111,3112,3113,3114),并含有一推挽式输出 级。10.一种用以操作一数位线路驱动电路(1)之方 法,该方法系接收一数位式输入信号(Di,Dib),并依据 该数位输入信号(Di,Dib)输出一数位式输出信号(OUTP ,OUTN);包括依据一操作模式选择信号(Pe),以第一操 作模式及第二操作模式操作该数位线路驱动电路( 1);其中该第一操作模式系一信号中继模式,以该模 式操作时,该输出信号(OUTP,OUTN)完全依随该数位输 入信号(Di,Dib);而第二操作模式则系一种频应预矫 操作模式,以该模式操作时,该数位输出信号(OUTP, OUTN)除依随该数位输入信号(Di,Dib)外,并含有一附 加之频应预矫信号; 接收该数位输入信号(Di,Dib)和该操作模式选择信 号,并依据该数位输入信号(Di,Dib)和该操作模式选 择信号输出一或多个控制信号(S2;A,B,C,D); 处理该一或多个控制信号(S2;A,B,C,D)以依据该等一 或多个控制信号输出该输出信号(OUTP,OUTN); 其中该处理步骤,包括: 产生m个特殊参考信号准位(S32;Vph,Vrh,Vrl,Vpl),该m値 系大于二之一整数;及 依据该一或多个控制信号(S2;A,B,C,D)之控制选择相 关之参考信号准位,以产生并输出该输出信号(OUTP, OUTN)。图式简单说明: 图1所示为本发明之一种基本具体实例。 图2所示为图1所示具体实例之详细图解。 图3所示系出现在图2所示电路中之多个信号的逻 辑状态图。 图4所示系在一输出级内之一个信号产生部份和一 个信号交换部份。 图5a及5b所示电路图系说明一附带电流负荷制衡装 置之输出级的操作示意图。 图6a及6b所示系一利用MOS技术之电路制衡部份之范 例,及 图7a及7b所示系一利用MOS技术之信号交换部份之范 例。 |
