发明名称 | 接触插塞之制造方法 | ||
摘要 | 本发明揭露一接触插塞之制造方法。首先,于一半导体基底上形成有二个闸极结构,并于该整体表面上沉积一第一介电层,接着蚀刻该第一介电层以于该二个闸极结构二侧形成间隙壁,再于半导体基底上形成源/汲极区。然后,沉积一导体层于整体表面上,再移除部分导体层,而保留位于电晶体之源极区与汲极区上方之导体层。最后,沉积一第二介电层于半导体基底、电晶体与保留之导体层之上方。 | ||
申请公布号 | TW200410324 | 申请公布日期 | 2004.06.16 |
申请号 | TW091135103 | 申请日期 | 2002.12.03 |
申请人 | 力晶半导体股份有限公司 | 发明人 | 谢荣源 |
分类号 | H01L21/28 | 主分类号 | H01L21/28 |
代理机构 | 代理人 | 蔡坤财 | |
主权项 | |||
地址 | 新竹市新竹科学工业园区力行一路十二号 |