| 摘要 |
本发明揭示了一种用来在读取作业期间感测目标记忆单元(305)中之电流之记忆体电路配置。根据一实施例，该记忆体电路配置包含该目标记忆单元(305)以及与该目标记忆单元(305)邻接之第一邻近记忆单元(355)。该目标记忆单元(305)具有连接到接地点(365)的第一位元线(316)；该目标记忆单元(305)也具有连接到感测电路(360)的第二位元线(321)。该第一邻近记忆单元(355)与该目标记忆单元(305)共用该第二位元线(321)；该第一邻近记忆单元(355)也具有于该读取作业期间连接到该感测电路(360)的第三位元线(341)。该记忆体电路配置可在该目标记忆单元(305)的读取作业期间以一种快速且准确之方式增加误差容限。 |
