| 发明名称 | 双处理半导体异质结构和方法 | ||
| 摘要 | 一种形成外延层的方法，包括由第一次淀积处理在基片上淀积缓冲层，随后由第二次淀积处理淀积外延层。通过使用这种双处理，对于每一层的不同材料，通过第一和第二次淀积处理使性能、生长率和成本最佳化。由双淀积处理制备的半导体异质结构包括由MOCVD在基片上形成缓冲层，外延层形成在缓冲层上，外延层由氢汽相淀积淀积。 | ||
| 申请公布号 | CN1154154C | 申请公布日期 | 2004.06.16 |
| 申请号 | CN00806100.9 | 申请日期 | 2000.04.13 |
| 申请人 | CBL技术公司;松下电器产业株式会社 | 发明人 | 格伦·S·所罗门;戴维·J·米勒;泰特苏佐·于达 |
| 分类号 | H01L21/20;H01L21/31 | 主分类号 | H01L21/20 |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 戎志敏 |
| 主权项 | 1.一种制造半导体异质结构的方法，包括步骤：a)提供基片；b)在基片上形成氮化物缓冲层，以形成具有缓冲层的基片，其中，缓冲层由不同于氢化物汽相外延的淀积技术形成；c)在缓冲层上形成氮化物外延层，其中，外延层由氢化物汽相外延技术淀积。 | ||
| 地址 | 美国加利福尼亚州 | ||