发明名称 | 非易失性半导体存储装置 | ||
摘要 | 具有沿行方向及列方向分别排列配置多个非易失性存储单元(1),为从其中选择规定的存储单元或存储单元组,沿行方向与列方向分别排列配置多根字线(WL)与多根位线(BL)而成的存储单元阵列,存储单元(1)构成为,连接利用电阻的变化来存储信息的可变电阻元件(2)的一端侧和选择晶体管(3)的源极,在存储单元阵列中,选择晶体管(3)的漏极沿列方向与共用位线(BL)连接,可变电阻元件(2)的另一端与源线(SL)连接,选择晶体管(2)的栅极沿行方向与共用字线(WL)连接。根据该构成,可以提供一种能减轻读出及写入操作时对非选择存储单元的可变电阻元件的电压应力,可靠性更高的数据保持特性的非易失性半导体存储装置。 | ||
申请公布号 | CN1505042A | 申请公布日期 | 2004.06.16 |
申请号 | CN200310120108.6 | 申请日期 | 2003.12.05 |
申请人 | 夏普株式会社 | 发明人 | 森川佳直 |
分类号 | G11C11/15;G11C16/06 | 主分类号 | G11C11/15 |
代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 汪惠民 |
主权项 | 1.一种非易失性半导体存储装置,其特征在于,具有沿行方向及列方向分别排列配置多个非易失性存储单元,为了从其中选择规定的存储单元或存储单元组而沿行方向与列方向分别排列配置多根字线与多根位线而成的存储单元阵列,所述存储单元通过将利用电阻的变化来存储信息的可变电阻元件的一端侧和选择晶体管的源极连接所构成,在所述存储单元阵列中,所述选择晶体管的漏极沿所述列方向与共用的所述位线连接,所述可变电阻元件的另一端与源线连接,所述选择晶体管的栅极沿所述行方向与共用的所述字线连接。 | ||
地址 | 日本大阪府 |