电容结构及其制造方法

摘要

本发明提供一种电容结构及其制造方法。首先，形成一第一介电层于一第一导体层上。然后，形成至少一介层窗穿越第一介电层而露出部分第一导体层。然后，形成一第二导体层于第一介电层上，并填满介层窗而形成一连线。之后，图案化第二导体层而形成一第三导体层、一第四导体层与一开口，该开口位在连线两侧上方而绝缘隔离第三与第四导体层，第三导体层位在连线上，而第四导体层位在部分第一介电层上。接着，形成一第二介电层于开口中。如此，即形成了具有横向(lateral)电容的电容结构。伍、(一)、本案代表图为：第2E图(二)、本案代表图之元件代表符号简单说明：200~基底； 210~第一金属层；220~第一介电层； 230~介层窗；240~第二金属层； 250~连线；260~开口； 270~第三金属层；280~第四金属层； 290~第二介电层；t1~第三金属层的宽度； t2~第四金属层的宽度；h~第三金属层/第四金属层的高度。

主权项

1.一种电容结构的制造方法,包括下列步骤:提供一第一导体层;形成一第一介电层于该第一导体层上;形成至少一介层窗穿越该第一介电层而露出部分该第一导体层;形成一第二导体层于该第一介电层上,并填满该介层窗而形成一连线;图案化该第二导体层而形成一开口于该连线两侧上方;以及形成一第二介电层于该开口中。2.如申请专利范围第1项所述之电容结构的制造方法,其中该第一导体层系金属层。3.如申请专利范围第1项所述之电容结构的制造方法,其中该第一介电层系SiO2.SiN或SiON层。4.如申请专利范围第1项所述之电容结构的制造方法,其中该第一介电层系藉由一沉积法而沉积于该第一导体层上。5.如申请专利范围第1项所述之电容结构的制造方法,其中该介层窗系孔洞或沟槽。6.如申请专利范围第1项所述之电容结构的制造方法,其中该第二导体层系金属层。7.如申请专利范围第1项所述之电容结构的制造方法,其中该第二介电层系藉由一填充方式而将一介电材料填充于该开口中。8.如申请专利范围第7项所述之电容结构的制造方法,其中该介电材料系高介电材料。9.如申请专利范围第8项所述之电容结构的制造方法,其中该高介电材料系Ta2O5.SrTiO3.La2O3.Y2O3.HfO2.ZrO2或BaTiO3。10.一种电容结构的制造方法,包括下列步骤:提供一绝缘基底,具有一第一导体层;形成一第二导体层于该基底上,并电性连接该第一导体层;形成一第一介电层于该第二导体层上;形成至少一介层窗穿越该第一介电层而露出部分该第二导体层;形成一第三导体层于该第一介电层上,并填满该介层窗而形成一连线;图案化该第三导体层而形成一第四导体层、一第五导体层与一开口,其中该开口位在该连线两侧上方而绝缘隔离该等第四与第五导体层,该第四导体层位在该连线上,而该第五导体层位在部分该第一介电层上;形成一第二介电层于该开口中;图案化该第五导体层、该第四导体层、该第二介电层、该第一介电层与该第二导体层,而形成一电容结构于该基底上;形成一绝缘层于该基底上,并覆盖该电容结构;以及形成一第六导体层于该绝缘层上,并藉由穿越该绝缘层的一插塞而电性连接该第五导体层;其中,该第一导体层与该第六导体层系分别电性连接不同极性之电源。11.如申请专利范围第10项所述之电容结构的制造方法,其中该第一导体层系金属层。12.如申请专利范围第10项所述之电容结构的制造方法,其中该第二导体层系金属层。13.如申请专利范围第10项所述之电容结构的制造方法,其中该第一介电层系SiO2.SiN或SiON层。14.如申请专利范围第10项所述之电容结构的制造方法,其中该第一介电层系藉由一沉积法而沉积于该第一导体层上。15.如申请专利范围第10项所述之电容结构的制造方法,其中该介层窗系孔洞或沟槽。16.如申请专利范围第10项所述之电容结构的制造方法,其中该第三导体层系金属层。17.如申请专利范围第10项所述之电容结构的制造方法,其中该第二介电层系藉由一填充方式而将一介电材料填充于该开口中。18.如申请专利范围第17项所述之电容结构的制造方法,其中该介电材料系高介电材料。19.如申请专利范围第18项所述之电容结构的制造方法,其中该高介电材料系Ta2O5.SrTiO3.La2O3.Y2O3.HfO2.ZrO2或BaTiO3。20.如申请专利范围第10项所述之电容结构的制造方法,其中该绝缘层系SiO2层。21.如申请专利范围第10项所述之电容结构的制造方法,其中该第六导体层系金属层。22.一种电容结构,包括:一第一导体层;一第一介电层,位于该第一导体层上;一连线,穿越该第一介电层而电性连接该第一导体层;一第二导体层,位在该连线上,其中该第二导体层系一第一垂直电极;一第三导体层,位在部分该第一介电层上,其中该第三导体层系一第二垂直电极,且该等第一、第二垂直电极系相互交错(interdigitate);以及一第二介电层,位在该等第一、第二垂直电极之间。23.如申请专利范围第22项所述之电容结构,其中该第一导体层系金属层。24.如申请专利范围第22项所述之电容结构,其中该第二导体层系金属层。25.如申请专利范围第22项所述之电容结构,其中该第三导体层系金属层。26.如申请专利范围第22项所述之电容结构,其中该第一介电层系SiO2.SiN或SiON层。27.如申请专利范围第22项所述之电容结构,其中该第一介电层系藉由一沉积法而形成于该第一导体层上。28.如申请专利范围第22项所述之电容结构,其中该第二介电层系藉由一填充方式而将一介电材料填充于该开口中。29.如申请专利范围第28项所述之电容结构,其中该介电材料系高介电材料。30.如申请专利范围第29项所述之电容结构,其中该高介电材料系Ta2O5.SrTiO3.La2O3.Y2O3.HfO2.ZrO2或BaTiO3。图式简单说明:第1图系传统MIM电容结构的立体示意图;第2A~2E图系根据本发明实施例的MIM电容结构之制程剖面示意图;第3图系显示本发明电容结构的上视图之一例;第4A~4C图系将本发明的MIM电容结构应用于内连线制程的剖面示意图。