| 主权项 |
1.一种非复制共用式堆叠和暂存器集装置,主要包括:一暂存器集,具有复数个暂存器,以供执行暂存器类指令;一资料堆叠,具有复数个堆叠项目与一堆叠指标,以供执行堆叠类指令;一选择器,连接于该资料堆叠之每一堆叠项目与该暂存器集之至少一暂存器,以供切换连通至少一堆叠项目至该至少一暂存器;以及一控制电路,用以控制该选择器与更新该堆叠指标,使该选择器将堆叠指标所指之堆叠项目切换连通至该至少一暂存器。2.如申请专利范围第1项所述之非复制共用式堆叠和暂存器集装置,其中该控制电路系藉由侦测该至少一暂存器之读取情况,而更新该堆叠指标及控制该选择器将堆叠指标所指之堆叠项目切换连通至该至少一暂存器,俾由该堆叠指标所指之堆叠项目读出欲读取之値。3.如申请专利范围第1项所述之非复制共用式堆叠和暂存器集装置,其中该控制电路系藉由侦测该至少一暂存器之写入情况,而更新该堆叠指标及控制该选择器将堆叠指标所指之堆叠项目切换连通至该至少一暂存器,俾将欲写入之値写入该堆叠指标所指之堆叠项目。4.如申请专利范围第1项所述之非复制共用式堆叠和暂存器集装置,其中该暂存器集系供处理C语言或Pascal之程式目的码,而该资料堆叠系供处理Java之程式目的码。5.如申请专利范围第2项所述之非复制共用式堆叠和暂存器集装置,其中该控制电路于侦测到该至少一暂存器之读取情况时,系将该堆叠指标値减一。6.如申请专利范围第1项所述之非复制共用式堆叠和暂存器集装置,其中该选择器系为一多工器。7.如申请专利范围第3项所述之非复制共用式堆叠和暂存器集装置,其中当控制电路侦测到该至少一暂存器之写入情况时,系将该堆叠指标値加一。8.一种堆叠和暂存器混合的双重语言处理机架构,主要包括:至少一指令撷取单元,用以撷取堆叠类指令与暂存器类指令;至少一解码单元,用以对所撷取之堆叠类指令与暂存器类指令进行解码;至少一运算元存取单元,用以存取所撷取之堆叠类指令与暂存器类指令的运算元,其具有一暂存器集、一资料堆叠及一选择器,该暂存器集具有复数个暂存器,该资料堆叠具有复数个堆叠项目与一堆叠指标,该选择器连接于该资料堆叠之每一堆叠项目与该暂存器集之至少一暂存器,俾以将堆叠指标所指之堆叠项目切换连通至该至少一暂存器;至少一执行单元,系依据该解码单元解码所得之运算子及该运算元存取单元所存取之运算元而执行对应之运算;以及至少一记忆体存取单元,用以存取该至少一执行单元之运算结果。9.如申请专利范围第8项所述之堆叠和暂存器混合的双重语言处理机架构,其中该至少一解码单元系为一共享解码单元,其使用编码方式来对该堆叠类指令与暂存器类指令进行解码。10.如申请专利范围第9项所述之堆叠和暂存器混合的双重语言处理机架构,其中,该堆叠类指令与暂存器类指令系属于同一指令集,该共享解码单元系依该指令集之顺序来加以区分指令类别而执行解码。11.如申请专利范围第10项所述之堆叠和暂存器混合的双重语言处理机架构,其中该至少一解码单元系为一切换式解码单元,其具有个别之堆叠类指令解码单元及暂存器类指令解码单元,并依据一状态旗标之状态而选择其中之一而对该堆叠类指令或暂存器类指令进行解码。12.如申请专利范围第8项所述之堆叠和暂存器混合的双重语言处理机架构,其中该至少一运算元存取单元系藉由侦测该至少一暂存器之读取情况,而更新该堆叠指标及控制该选择器将堆叠指标所指之堆叠项目切换连通至该至少一暂存器,俾由该堆叠指标所指之堆叠项目读出欲读取之値。13.如申请专利范围第8项所述之堆叠和暂存器混合的双重语言处理机架构,其中该至少一运算元存取单元系藉由侦测该至少一暂存器之写入情况,而更新该堆叠指标及控制该选择器将堆叠指标所指之堆叠项目切换连通至该至少一暂存器,俾将欲写入之値写入该堆叠指标所指之堆叠项目。14.如申请专利范围第8项所述之堆叠和暂存器混合的双重语言处理机架构,其中该选择器系为一多工器。图式简单说明:第1图:系本发明之非共用式堆叠和暂存器集装置之示意图。第2图:系本发明之堆叠和暂存器混合的双重语言处理机架构之第一实施例示意图。第3图:系本发明之堆叠和暂存器混合的双重语言处理机架构之第二实施例示意图。第4图:系本发明之堆叠和暂存器混合的双重语言处理机架构之第三实施例示意图。 |
