| 主权项 |
1.一种积体NMOS电路,包含:一具有复数个隔离p-井主动装置之主动堆叠,每一隔离p-井主动装置具有一闸极及一本体;一具有复数个二极体连接隔离p-井偏压装置之偏压堆叠,每一复数个二极体连接隔离p-井装置有一闸极,一源极及一本体;每一复数个二极体连接隔离之p-井装置之闸极耦合至对应一复数个隔离p-井主动装置之闸极;每一复数个二极体连接之隔离p-井偏压装置之本体直接耦合至对应一复数个隔离p-井主动装置之本体;每一复数个二极体连接之隔离p-井偏压装置之源极直接耦合至对应之二极体连接隔离之p-井偏压装置之本体。2.如申请专利范为第1项之积体NMOS电路,每一复数个二极体连接之隔离p-井偏压装置有一汲极,每一复数个隔离之p-井偏压装置之汲极直接耦合至对应二极体连接之隔离p-井偏压装置之闸极。3.如申请专利范围第2项之积体NMOS电路,该主动堆叠之最底部隔离p-井主动装置为一电流源。4.如申请专利范围第1项之积体NMOS电路,每一复数个二极体连接之隔离p-井偏压装置有一汲极,偏压堆叠之最底部二极体连接之隔离p-井偏压装置,将其闸极直接耦合至偏压堆叠之次一较高二极体连接之隔离p-井偏压装置之闸极;每一复数个二极体连接之隔离p-井偏压装置之汲极,而非最底部之二极体连接之隔离p-井偏压装置,直接耦合至对应二极体连接之隔离p-井偏压装置之闸极。5.如申请专利范围第4项之积体NMOS电路,该主动堆叠之一最底部之隔离p-井主动装置为一电流源。6.一种在NMOS积体电路上之低杂音放大器,包含:一具有复数个隔离之p-井主动装置之主动堆叠,每一复数个隔离之p-井装置有闸极及一本体;一具有复数个二极体连接之隔离p-井偏压装置之偏压堆叠,每一复数个二极体接之隔离p-井偏压装置有一闸极,源极及一本体;每一复数个隔离之p-井主动装置之闸极耦合至至少一复数个二极体连接之隔离p-井偏压装置之闸极,每一复数个隔离之p-井主动装置之本体耦合至至少一复数个二极体连接之隔离p-井偏压装置之本体;每一复数个二极体连接之隔离p-井偏压装置之源极直接耦合至对应之二极体连接之隔离p-井偏压装置之本体。7.如申请专利范围第6项之放大器,复数个隔离之p-井主动装置包含第一及第二隔离p-井主动装置,将其壳耦合至对应之共同二极体连接之隔离p-井偏压装置之本体,复数个隔离p-井主动装置包含第三及第四隔离之p-井主动装置,将其闸极耦合至对应共同二极体连接之隔离p-井偏压装置之闸极,第一隔离之p-井主动装置之吸极耦合至第三隔离之p-井主动装置之源极,第二隔离之p-井主动装置之汲极耦合至第四隔离之p-井主动装置之源极。8.如申请专利范围第7项之放大器,一隔离p-井电流源耦合至第一及第二隔离之p-井主动装置之源极,该隔离之p-井电流源有一闸极耦合至偏压堆叠之对应二极体连接隔离之p-井偏压装置之闸极。9.如申请专利范围第8项之放大器,该二极体连接之隔离p-井偏压装置之闸极,耦合至隔离p-井电流源,耦合至偏压堆叠之次一较高之二极体连接之隔离p-井之闸极,每一复数个二极体连接之隔离p-井偏压装置之汲极,而非耦合至隔离之p-电流源之二极体连接之隔离p-井偏压装置,直接耦合至对应之二极体连接之隔离p-井偏压装置之闸极。10.如申请专利范围第9项之放大器,对应隔离装置互联第一及第二隔离p-井之闸极至对应之主动隔离之p-井装置之闸极。11.如申请专利范围第10项之放大器,每一隔离装置为一具有一闸极接地之PMOS装置。12.一种在具有隔离之p-井主动装置堆叠之偏压NMOS积体电路中之方法,包含:以耦合每一二极体连接之隔离p-井偏压装置之闸极至对应之隔离p-井主动装置之闸极方式,以二极体连接之隔离p-井偏压装置之对应堆叠偏压一隔离之p-井主动装置之堆叠;以直接连接每一二极体连接之隔离p-井偏压装置之本体至对应二极体连接之p-井偏压装置之源极,以降低每一二极体连接隔离之p-井偏压装置之源极与本体间之电压;直接连接每一复数个隔离p-井之主动装置之本体至对应之二极体连接隔离p-井偏压装置之本体,以降低寄生电容。13.如申请专利范围第12项之方法,隔离p-井主动装置之堆叠之最底部主动隔离P-井装置为一电流源,以连接二极体连接隔离之p-井偏压装置之堆叠中之最底部之二极体连接隔离p-井偏压装置至电流源之闸极以偏压电流源。14.如申请专利范围第13项之方法,以直接连接每一二极体连接之隔离p-井偏压装置至闸极至对应之二极体连接隔离p-井偏压装置之汲极,以降低每一二极体连接之隔离p-井偏压装置之闸极与汲极间电压。15.如申请专利范围第13项之方法,以直接连接最底部之二极体连接之隔离p-井偏压装置之闸极至次一较高二极体连接之隔离p-井偏压装置之闸极,以降低电路之供应电压。16.如申请专利范围第15项之方法,以直接连接每一二极体连接之隔离p-井之闸极至对应之二极体连接之隔离p-井偏压装置之汲极,以降低复数个二极体连接之隔离p-井偏压装置之闸极与汲极间电压,但最底部之二极体连接之隔离p-井偏压装置除外。17.一种积体NMOS电路,包含:一具有复数个隔离之p-井主动装置之主动堆叠,每一隔离之p-井主动装置有一闸极及一本体;一具有复数个二极体连接之隔离p-井偏压装置之偏压堆叠,每一复数个二极体连接之隔离p-井偏压装置有一闸极,一汲极及一本体;每一复数个二极体连接之隔离p-井偏压装置之闸极耦合至对应一复数个隔离之p-井主动装置之闸极;每一复数个二极体连接之隔离p-井偏压装置之本体连接至对应之一复数个隔离p-井主动装置之本体;每一复数个二极体连接之隔离p-井偏压装置之汲极,最底部之二极体连接之隔离p-井装置除外,直接耦合至对应之二极体连接之隔离p-井偏压装置之本体。18.如申请专利范围第17项之积体NMOS电路,最底部之二极体连接之隔离p-井偏压装置之本体耦合至相邻之二极体连接之p-井偏压装置,最底部之二极体连接之隔离p-井偏压装置之闸极连接至相邻二极体连接之隔离p-井偏压装置之闸极。19.如申请专利范围第18项之积体NMOS电路,最底部之隔离p-井主动装置为一电流源。20.如申请专利范围第17项之积体NMOS电路,一电流源耦合至供应电压输入与偏压堆叠之间。图式简单说明:图1为习知技艺以偏压二极体连接之堆叠偏压之堆叠之主动装置。图2为范例之积体MOS堆叠电路装置。图3为另一积体MOS堆叠电路装置范例。图4为范例隔离之p-井装置。图5为一MOS积体电路上之范例低杂音放大器。图6为另一范例MOS堆叠电路。 |
