计算单元及加法

摘要

一种计算单元，包括具有单位元加法器之数个加法器方块(10，12，14)，一时脉产生器(52)，及控制装置(50)。一进位通过装置(26，28，30)系关连于各个加法器方块，用以决定一进位是否完全穿过一对应之加法器方块。倘若一进位并未穿过一加法器方块，则这个计算单元将会利用一时脉周期进行计时，其系足以让一进位能够几乎完全穿过一加法器方块，且可以穿过一先前加法器方块之至少部分。倘若一进位系完全穿过一加法器方块，则产生一应急信号(260，280，300)。这个加法器方块系减速，藉以使这个时脉周期足以让二进位能够完全穿过一另外之加法器方块。只有在两相邻加法器方块之应急信号情况下，这个计算单元会大幅减速，藉以让一进位能够由这个计算单元之最低有效位元穿过至这个计算单元之最高有效位元。如此，方块长度便可以缩短，其可以在应急情况中得到更高之正常时脉，其只有降低一点加法器时脉而已。五、(一)、本案代表图为：第1图(二)、本案代表图之元件代表符号简单说明：10 第一加法器方块12 第二加法器方块14 第三加法器方块16 单位元加法器17 第一加法器方块的第二低位元18 总和位元暂存器20 第二加法器方块的最高有效基础胞元22 第三加法器方块的最低有效位元24 第二加法器方块的最低有效位元26 第一通过装置28 第二通过装置30 第三通过装置32 进位旁路控制信号34、36、38进位控制40 第一加法器方块的进位旁路42 第二加法器方块的进位旁路44 第三加法器方块的进位旁路50 控制装置52 时脉产生器54 第一加法器方块的时脉线56 第二加法器方块的时脉线58 第三加法器方块的时脉线60 正常速度62 应急速度64 双应急速度120 第二加法器方块的输入进位140 第三加法器方块的输入进位260 第一通过装置的应急信号280 第二通过装置的应急信号300 第三通过装置的应急信号

主权项

1.一计算单元,包括:一第一加法器方块(10),具有第一复数单位元加法器及一通过装置(26),用以决定一进位是否完全穿过该第一加法器方块(10);位于该第一加法器方块下游之一第二加法器方块,具有一第二复数单位元加法器及一第二通过装置(28),用以决定一进位是否完全穿过该第二加法器方块(12);于该第二加法器方块下游之一第三加法器,具有一第三复数单位元加法器位及一第三通过装置(30),用以决定一进位是否完全穿过该第三加法器方块(14);一时脉产生器(152),用以产生一时脉,藉以将欲相加之输入数値提供给该第一加法器方块(10)、该第二加法器方块(12)、及该第三加法器方块(14),其中,在该第一通过装置(26)、该第二通过装置(28)、该第三通过装置(30)决定没有进位完全穿过一加法器方块之情况中,该时脉系具有一时脉周期,其系至足以让一进位能够几乎完全穿过一加法器方块、且可以穿过一先前加法器方块之至少部分;以及控制装置(50),用以控制该时脉产生器(52),藉以在该第一通过装置(26)、该第二通过装置(28)、该第三通过装置(30)决定一进位完全穿过一对应加法器方块(10,12,14)之情况中,该时脉系具有一时脉周期,其系足以让一进位能够完全穿过该对应加法器方块、能够几乎完全穿过该对应加法器方块下游之该加法器方块、且能够穿过该对应加法器方块上游之一加法器方块之至少部分,且其系小于一进位穿过所有加法器方块之时间;以及在该第一通过装置(26)、该第二通过装置(28)、该第三通过装置(30)决定一进位完全穿过两相邻加法器方块的情况中,该时脉系具有一时脉周期,其系至少足以让一进位能够完全穿过该两相邻加法器方块、能够几乎完全穿过该两相邻加法器方块后之一加法器方块、且能够穿过该两相邻加法器方块上游之该加法器方块之至少部分。2.如申请专利范围第1项所述之计算单元,其中:几乎完全穿过之该先前加法器方块之部分系该先前加法器方块之单位元加法器数目减去一单位元加法器。3.如申请专利范围第1项所述之计算单元,其中:几乎完全穿过一加法器方块之一时间系等于穿过所有单位元加法器减去该加法器方块之一单位元加法器所必须。4.如申请专利范围第3项所述之计算单元,其中,在一加法器方块内,单位元加法器之子方块系存在,其中,在一子方块之所有单位元加法器提供一传递信号之情况中,该子方块之一子方块进位旁路系可主动,藉以缩短该进位穿过该子方块所需要之时间,相较于该子方块没有进位旁路之情况。5.如申请专利范围第1项所述之计算单元,其中,该第一通过装置(26)、该第二通过装置(28)、或该第三通过装置(30)系利用一进位预看参数进行操作。6.如申请专利范围第1项所述之计算单元,其中:一加法器方块进位旁路(40,42,44)系关连于一加法器方块(10,12,14),其中,在该通过装置(26,28,30)决定一进位完全穿过该加法器方块之情况中,该加法器方块进位旁路系启动(32,34,36,38),以及该控制装置(50)系形成以控制该时脉产生器,藉以使完全穿过该加法器方块之一时间等于该进位穿过该加法器方块进位旁路所需之一时间。7.如申请专利范围第6项所述之计算单元,其中,一加法器方块进位旁路系关连于各加法器方块,其可以在该对应通过装置决定该进位穿过该加法器方块时启动。8.如申请专利范围第1项所述之计算单元,其中,在至少两相邻加法器方块中,决定该进位同时穿过该两加法器方块之情况中,该控制装置(50)系形成以使该时脉周期足以让一进位能够穿过该整个计算单元。9.如申请专利范围第1项所述之计算单元,其中,该控制装置系形成以使该时脉周期仅在三相邻加法器方块之该通过装置决定该进位完全穿过该等对应加法器方块之情况中,足以让一进位能够穿过该整个计算单元。10.如申请专利范围第1项所述之计算单元,其中,该等第一、第二、及第三复数之单位元加法器系分别长于或等于八位元、及小于或等于十六位元。11.如申请专利范围第1项所述之计算单元,其中,一加法器方块系包括复数子方块,其中,该等子方块系分别形成为复数位元之进位预看加法器,且其中,一加法器方块之该复数子方块系连接以形成一跳动进位加法器。12.如申请专利范围第1项所述之计算单元,其中,该时脉产生器(52)系形成以产生具有一固定时脉频率之一基本时脉;以及该控制装置系形成以控制该时脉产生器,藉以在提供欲相加输入数値之该时脉周期之一增加时,在两基本时脉循环间提供一可变数目之闲置基本时脉循环,藉以提供欲相加之输入数値。13.如申请专利范围第1项所述之计算单元,其中,该计算单元系形成一长数目计算单元,且包括大于150个单位元加法器。14.一种加法,其系利用具有第一复数单位元加法器之一第一加法器方块(10),具有一第二复数单位元加法器之该第一加法器方块(10)下游之一第二加法器方块(12),及具有一第三复数单位元加法器之该第二加法器方块下游之一第三加法器方块(14),包括:决定(26,28,30)一进位是否完全穿过该第一加法器方块(10)、该第二加法器方块(12)、或该第三加法器方块(14);以及若一进位未完全穿过任何加法器方块,则利用一时脉提供输入运算元至该计算单元,其具有一时脉周期,系足以让一进位能够仅完全穿过一加法器方块及能够至少通过一先前加法器方块之部分;若一进位完全穿过一加法器方块,则利用一时脉提供欲相加输入数値元至该计算单元,其具有一时脉周期,系足以让一进位能够完全穿过该对应加法器方块、能够几乎完全穿过该对应加法器方块下游之该加法器方块、且能够穿过该对应加法器方块上游之一加法器方块之至少部分,且其系小于一进位穿过所有加法器方块所需之时间;以及若一进位完全穿过两相邻加法器方块,则利用一时脉提供输入数値元至该计算单元,其具有一时脉周期,系足以让一进位能够完全穿过该两相邻加法器方块、能够几乎完全穿过该两相邻加法器方块下游之一加法器方块、且能够穿过该两相邻加法器方块上游之该加法器方块之至少部分。图式简单说明:第1图系表示用本发明计算单元之方块图。