| 主权项 |
1.一种阻抗检出电路,乃属于输出对应被检出阻抗的阻抗的检出讯号的阻抗检出电路,其特征为:具备有:输入阻抗高、输出阻抗低的阻抗转换器、和容量性的第一阻抗元件、和第一运算放大器、和对前述第一运算放大器施加交流电压或直流电压的至少一种的电压产生器、和连接在前述第一运算放大器的输出的讯号输出端子;在前述阻抗转换器的输入端子连接前述被检出阻抗的一端和前述第一阻抗元件的一端;在前述第一运算放大器的负回授电路包括前述第一阻抗元件及前述阻抗转换器。2.一种阻抗检出电路,乃属于输出对应被检出阻抗的阻抗的检出讯号的阻抗检出电路,其特征为:具备有:输入阻抗高、输出阻抗低的阻抗转换器、和容量性的第一阻抗元件、和第一运算放大器、和对前述第一运算放大器施加交流电压或直流电压的至少任一种的电压产生器、和连接在前述第一运算放大器的输出的讯号输出端子、和由在前述讯号输出端子的讯号来扫描对应前述电压产生器的产生电压之讯号的全部或一部分的扫描手段;在前述阻抗转换器的输入端子连接前述被检出阻抗的一端和前述第一阻抗元件的一端;在前述第一运算放大器的负回授电路包括前述第一阻抗元件及前述阻抗转换器。3.如申请专利范围第1项或第2项所述的阻抗检出电路,其中,前述检出阻抗乃为容量性的阻抗元件。4.如申请专利范围第1项或第2项所述的阻抗检出电路,其中,更包括与前述第一阻抗元件并联的电阻元件。5.如申请专利范围第1项或第2项所述的阻抗检出电路,其中,更包括配备在前述第一运算放大器和前述电压产生器之间的第二阻抗元件。6.如申请专利范围第1项或第2项所述的阻抗检出电路,其中,前述被检出阻抗的一端和前述阻抗转换器的输入端子是用非遮蔽的导电体所连接的。7.如申请专利范围第1项或第2项所述的阻抗检出电路,其中,前述阻抗转换器是指电压增益为1的电压跟随器。图式简单说明:第1图是习知静电容量检出电路的电路图。第2图是本发明第一实施形态方面之当作阻抗检出电路的静电容量检出电路的电路图。第3图(a)~(e)是表示可在本发明使用的阻抗转换器例子的图。第4图是本发明第二实施形态方面之当作阻抗检出电路的静电容量检出电路的电路图。第5图是表示用别的手段(演算电路)构成对应利用第4图所示的加算方式的电压产生器的产生电压之讯号的扫描手段的举例图。第6图是表示用别的手段(减算电路)构成对应利用第4图所示的加算方式的电压产生器的产生电压之讯号的扫描手段的举例图。第7图是表示本发明其他实施形态方面的静电容量检出电路的电路图。 |
