| 主权项 |
1.一种电流暂存单元,包括:一第一第一型电晶体,其闸极耦接一控制信号,第一源/汲极耦接一输出端;一第二第二型电晶体,其闸极耦接上述控制信号,第一源/汲极耦接一影像电流信号;一第三第二型电晶体,其闸极耦接上述控制信号,第一源/汲极耦接上述第二第二型电晶体之第二源/汲极;一第四第二型电晶体,其闸极耦接上述第三第二型电晶体之第二源/汲极,第一源/汲极耦接一第一电位;一第五第二型电晶体,其闸极与第一源/汲极耦接上述第四第二型电晶体之第二源/汲极,第二源/汲极耦接一第二电位;一第六第二型电晶体,其闸极耦接上述第五第二型电晶体之闸极,第一源/汲极耦接上述第二第二型电晶体之第二源/汲极,第二源/汲极耦接上述第二电位;一第一电容器,其第一端耦接上述第一电位,第二端耦接上述第四第二型电晶体之闸极;以及一第二电容器,其第一端耦接上述第五第二型电晶体之闸极,第二端耦接上述第二电位;其中,当上述控制信号位于一第一逻辑时,则上述电流暂存单元储存上述影像电流信号;当上述控制信号位于一第二逻辑时,则上述电流暂存单元输出所储存之上述影像电流信号。2.如申请专利范围第1项所述之电流暂存单元,其中,上述第一型系P型薄膜电晶体,上述第二型系N型薄膜电晶体,上述第一电位系一高供应电位VDD,上述第二电位系一接地电位。3.如申请专利范围第1项所述之电流暂存单元,其中,上述第一型系N型薄膜电晶体,上述第二型系P型薄膜电晶体,上述第一电位系一接地电位,上述第二电位系一高供应电位。4.一种电流暂存电路,具有至少一电流暂存单元,上述电流暂存单元,包括:一第一第一型电晶体,其闸极耦接一控制信号,第一源/汲极耦接一输出端;一第二第二型电晶体,其闸极耦接上述控制信号,第一源/汲极耦接一影像电流信号;一第三第二型电晶体,其闸极耦接上述控制信号,第一源/汲极耦接上述第二第二型电晶体之第二源/汲极;一第四第二型电晶体,其闸极耦接上述第三第二型电晶体之第二源/汲极,第一源/汲极耦接一第一电位;一第五第二型电晶体,其闸极与第一源/汲极耦接上述第四第二型电晶体之第二源/汲极,第二源/汲极耦接一第二电位;一第六第二型电晶体,其闸极耦接上述第五第二型电晶体之闸极,第一源/汲极耦接上述第二第二型电晶体之第二源/汲极,第二源/汲极耦接上述第二电位;一第一电容器,其第一端耦接上述第一电位,第二端耦接上述第四第二型电晶体之闸极;以及一第二电容器,其第一端耦接上述第五第二型电晶体之闸极,第二端耦接上述第二电位;其中,当上述控制信号位于一第一逻辑时,则上述电流暂存单元储存上述影像电流信号;当上述控制信号位于一第二逻辑时,则上述电流暂存单元输出所储存之上述影像电流信号。5.如申请专利范围第4项所述之电流暂存电路,其中,上述第一型系P型薄膜电晶体,上述第二型系N型薄膜电晶体,上述第一电位系一高供应电位VDD,上述第二电位系一接地电位。6.如申请专利范围第4项所述之电流暂存电路,其中,上述第一型系N型薄膜电晶体,上述第二型系P型薄膜电晶体,上述第一电位系一接地电位,上述第二电位系一高供应电位。7.一种影像显示装置,至少包括:复数显示单元,以矩阵形态配置;以及一资料驱动电路,至少包括:一移位暂存电路,用以产生复数控制信号;一第一电流暂存电路,具有复数第一电流暂存单元,每一第一电流暂存单元分别一对一接收上述控制信号,并且每一第一电流暂存单元均接收一影像电流信号,上述第一电流暂存单元,包括:一第一第一型电晶体,其闸极耦接上述控制信号,第一源/汲极耦接一输出端;一第二第二型电晶体,其闸极耦接上述控制信号,第一源/汲极耦接上述影像电流信号;一第三第二型电晶体,其闸极耦接上述控制信号,第一源/汲极耦接上述第二第二型电晶体之第二源/汲极;一第四第二型电晶体,其闸极耦接上述第三第二型电晶体之第二源/汲极,第一源/汲极耦接一第一电位;一第五第二型电晶体,其闸极与第一源/汲极耦接上述第四第二型电晶体之第二源/汲极,第二源/汲极耦接一第二电位;一第六第二型电晶体,其闸极耦接上述第五第二型电晶体之闸极,第一源/汲极耦接上述第二第二型电晶体之第二源/汲极,第二源/汲极耦接上述第二电位;一第一电容器,其第一端耦接上述第一电位,第二端耦接上述第四第二型电晶体之闸极;以及一第二电容器,其第一端耦接上述第五第二型电晶体之闸极,第二端耦接上述第二电位;当上述控制信号位于一第一逻辑时,上述第一电流暂存单元储存上述影像电流信号,当上述控制信号位于一第二逻辑时,上述第一电流暂存单元输出所储存之上述影像电流信号;一第二电流暂存电路,具有复数第二电流暂存单元,每一第二电流暂存单元分别一对一接收上述控制信号,并且每一第二电流暂存单元接收上述第一电流暂存单元所输出之上述影像电流信号,上述第二电流暂存单元包括:一第一第二型电晶体,其闸极耦接上述控制信号,第一源/汲极耦接上述显示单元;一第二第一型电晶体,其闸极耦接上述控制信号,第一源/汲极耦接上述第一第一型电晶体之第一源汲极;一第三第一型电晶体,其闸极耦接上述控制信号,第一源/汲极耦接上述第二第一型电晶体之第二源/汲极;一第四第一型电晶体,其闸极耦接上述第三第一型电晶体之第二源/汲极,第一源/汲极耦接上述第二电位;一第五第一型电晶体,其闸极与第一源/汲极耦接上述第四第一型电晶体之第二源/汲极,第二源/汲极耦接上述第一电位;一第六第一型电晶体,其闸极耦接上述第五第一型电晶体之闸极,第一源/汲极耦接上述第二第一型电晶体之第二源/汲极,第二源/汲极耦接上述第一电位;一第一电容器,其第一端耦接上述第二电位,第二端耦接上述第四第一型电晶体之闸极;以及一第二电容器,其第一端耦接上述第五第一型电晶体之闸极,第二端耦接上述第一电位;当上述控制信号位于上述第二逻辑时,上述第二电流暂存单元储存上述第一电流暂存单元所输出之上述影像电流信号,当上述控制信号位于上述第一逻辑时,上述第二电流暂存单元送出所储存之上述影像电流信号予上述显示单元。8.如申请专利范围第7项所述之影像显示装置,其中,上述显示单元至少包括一有机发光二极体(OLED)。9.如申请专利范围第7项所述之影像显示装置,其中,上述第一型系P型薄膜电晶体,上述第二型系N型薄膜电晶体,上述第一电位系一高供应电位VDD,上述第二电位系一接地电位。10.如申请专利范围第7项所述之影像显示装置,其中,上述第一型系N型薄膜电晶体,上述第二型系P型薄膜电晶体,上述第一电位系一接地电位,上述第二电位系一高供应电位VDD。11.一种影像显示装置,至少包括:复数显示单元,以矩阵形态配置;以及一资料驱动电路,至少包括:一移位暂存电路,用以产生复数控制信号;一第一电流暂存电路,具有复数第一电流暂存单元,每一第一电流暂存单元分别一对一接收上述控制信号,并且每一第一电流暂存单元均接收一影像电流信号,当上述控制信号位于一第一逻辑时,上述第一电流暂存单元储存上述影像电流信号,上述控制信号位于一第二逻辑时,上述第一电流暂存单元输出所储存之上述影像电流信号予上述显示单元;以及一第二电流暂存电路,具有复数第二电流暂存单元,每一第二电流暂存单元分别一对一接收反相后之上述控制信号,并且每一第二电流暂存单元接收上述影像电流信号,当上述控制信号位于上述第一逻辑时,上述第二电流暂存单元输出所储存之上述影像电流信号予上述显示单元,当上述控制信号位于上述第二逻辑时,上述第二电流暂存单元储存上述影像电流信号。12.如申请专利范围第11项所述之影像显示装置,其中,上述显示单元至少包括一有机发光二极体(OLED)。13.如申请专利范围第11项所述之影像显示装置,其中,上述第一及第二电流暂存单元,包括:一第一第一型电晶体,其闸极耦接上述控制信号,第一源/汲极耦接上述显示单元;一第二第二型电晶体,其闸极耦接上述控制信号,第一源/汲极耦接上述影像电流信号;一第三第二型电晶体,其闸极耦接上述控制信号,第一源/汲极耦接上述第二第二型电晶体之第二源/汲极;一第四第二型电晶体,其闸极耦接上述第三第二型电晶体之第二源/汲极,第一源/汲极耦接一第一电位;一第五第二型电晶体,其闸极与第一源/汲极耦接上述第四第二型电晶体之第二源/汲极,第二源/汲极耦接一第二电位;一第六第二型电晶体,其闸极耦接上述第五第二型电晶体之闸极,第一源/汲极耦接上述第二第二型电晶体之第二源/汲极,第二源/汲极耦接上述第二电位;一第一电容器,其第一端耦接上述第一电位,第二端耦接上述第四第二型电晶体之闸极;以及一第二电容器,其第一端耦接上述第五第二型电晶体之闸极,第二端耦接上述第二电位。14.如申请专利范围第13项所述之影像显示装置,其中,上述第一型系P型薄膜电晶体,上述第二型系N型薄膜电晶体,上述第一电位系一高供应电位VDD,上述第二电位系一接地电位。15.如申请专利范围第13项所述之影像显示装置,其中,上述第一型系N型薄膜电晶体,上述第二型系P型薄膜电晶体,上述第一电位系一接地电位,上述第二电位系一高供应电位VDD。图式简单说明:第1图显示矩阵式OLED显示面板基本架构图。第2a图显示传统电流暂存单元之电路图。第2b图显示传统电流暂存单元之储存状态。第2c图显示传统电流暂存单元之复制模式。第3图显示本发明之影像显示装置之内部架构图。第4图显示本发明之电流暂存单元第一实施例。第5图显示本发明之电流暂存单元第二实施例。第6图显示本发明第一电流暂存单元连接第二电流暂存单元之第一实施例。第7a、7b图显示第一电流暂存单元与第二电流暂存单元第一实施例之状态图(控制信号为高位准)。第8图显示第一电流暂存单元与第二电流暂存单元之第一实施例连接关系(控制信号为低位准)。第9图显示本发明第一电流暂存单元连接第二电流暂存单元之第二实施例。第10a、10b图显示第一电流暂存单元与第二电流暂存单元第二实施例之状态图(控制信号为高位准)。第11a、11b图显示第一电流暂存单元与第二电流暂存单元第二实施例之状态图(控制信号为低位准)。第12图显示本发明与传统电流暂存电路之输出电流误差曲线图。第13图显示本发明与传统电流暂存电路之反应时间曲线图。 |
