| 主权项 |
1.一种形成导电凸块(conductive bump)的方法,包含:提供一半导体结构(semiconductor structure),该半导体结构至少包含一导电表面(conductive surface)暴露于该半导体结构上;形成一光阻层于该半导体结构上;移除部份该光阻层以暴露出该导电表面,其中该光阻层具有一开口暴露出该导电表面,且该开口具有一底切型态(undercut)的侧壁;形成一凸块下金属层(under-bump-metallurgy structure)于该导电表面与该光阻层上,其中该凸块下金属层不形成于该底切型态的侧壁上;形成一导电材料于该开口中的该凸块下金属层上;回焊该导电材料以形成一导电凸块;及移除该光阻层与该光阻层上的该凸块下金属层。2.如申请专利范围第1项所述之形成导电凸块的方法,其中上述之提供半导体结构步骤包含:提供一矽晶圆;形成一导体结构于该矽晶圆上;及形成一保护层覆盖该矽晶圆与部份该导体结构,因此暴露出部份该导体结构的该导电表面。3.如申请专利范围第2项所述之形成导电凸块的方法,其中上述之形成导体结构步骤包含形成(sputtering)一铝接垫(aluminum contact pad)。4.如申请专利范围第1项所述之形成导电凸块的方法,其中上述之形成光阻层步骤包含:涂布(coating)该光阻层覆盖该半导体结构与该导电表面;及图案移转(patterning)该光阻层。5.如申请专利范围第1项所述之形成导电凸块的方法,其中上述之形成凸块下金属层步骤包含:溅镀一铝层于该导电表面上;溅镀一镍钒层(nickel-vanadium layer)于该铝层;及溅镀一铜层(copper layer)于该镍钒层上。6.如申请专利范围第1项所述之形成导电凸块的方法,其中上述之形成导电材料步骤包含印刷(printing)锡膏于该凸块下金属层上。7.如申请专利范围第1项所述之形成导电凸块的方法,其中上述之形成导电材料步骤包含电沉积(electrodepositing)一锡铅(solder)于该凸块下金属层上。8.如申请专利范围第1项所述之形成导电凸块的方法,其中上述之形成导电凸块步骤包含形成一金凸块(gold stud)于该凸块下金属层上。9.一种形成导电凸块的方法,包含:提供一晶圆,该晶圆至少具有一接垫于该晶圆上;形成一保护层于该晶圆上,其中该保护层暴露出该接垫的一导电表面;形成一光阻层于该保护层与该导电表面上;移除部份该光阻层以暴露出该导电表面,其中该光阻层具有一开口暴露出该导电表面,且该开口具有一底切型态(under cut)的侧壁;溅镀一铝层于该导电表面与该光阻层上,其中该铝层不形成于该底切型态的侧壁上;溅镀一镍钒层(nickel-vanadium layer)于该铝层上;溅镀一铜层(copper layer)于该镍钒层上;填入一导电材料于该开口中的该铜层上;回焊该导电材料以形成一导电凸块;及移除该光阻层与该光阻层上的该铝层、该镍钒层与该铜层。10.如申请专利范围第9项所述之形成导电凸块的方法,其中该接垫为一铝接垫。11.如申请专利范围第9项所述之形成导电凸块的方法,其中该接垫为一铜接垫。12.如申请专利范围第9项所述之形成导电凸块的方法,其中上述之形成光阻层步骤包含涂布一负光阻层。13.如申请专利范围第9项所述之形成导电凸块的方法,其中上述之形成光阻层步骤包含形成一乾膜。14.如申请专利范围第9项所述之形成导电凸块的方法,其中上述之填入导电材料步骤包含印刷一锡膏于该开口中。15.如申请专利范围第9项所述之形成导电凸块的方法,其中上述之填入导电材料步骤包含电沉积一锡铅于该开口中。16.如申请专利范围第9项所述之形成导电凸块的方法,其中上述之填入导电材料步骤包含形成一金凸块于该开口中。17.如申请专利范围第9项所述之形成导电凸块的方法,更包含于该填入导电材料步骤后剥除该光阻层。图式简单说明:第一A至第一G图所示,为传统以薄膜电沉积制程制备锡铅凸块的方法。第二A至第二E图所示,为根据本发明制备导电凸块的方法。 |
